h05 锁存器和触发器.pptVIP

5.1 双稳态存储单元电路 5.3 触发器的电路结构和工作原理 5.3.1 主从触发器 5.3.2 维持阻塞触发器 *5.3.3 利用传输延时的触发器 5.3.4 触发器的动态特性 5.3 触发器的电路结构和工作原理 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。 触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。 CP CP 锁存器与触发器 主锁存器与从锁存器结构相同 1. 电路结构 5.3.1 主从触发器 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 反相输出施密特触发器 5.3 触发器的电路结构和工作原理 2. 工作原理 TG1导通，TG2断开——输入信号D 送入主锁存器。 TG3断开，TG4导通——从锁存器维持在原来的状态不变。 (1) CP=0时: =1，C =0， Q?跟随D端的状态变化，使Q?=D。 (2) CP由0跳变到1 : =0，C =1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 2. 工作原理 可见，从锁存器总是跟随主锁存器的状态变化，称之为“主从” 。 3. 典型集成电路 74HC/HCT74 中D触发器的逻辑图 74HC/HCT74的功能表 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，正边沿触发的D功能触发器 5.3.2 维持阻塞触发器 1. 电路结构 C 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 4 （1）CP = 0 2、工作原理 Qn+1=Qn D 信号进入触发器,为状态刷新作好准备 Q1 = D Q4= D D信号存于Q4 0 1 1 D D G1 1 C P Q 1 G2 G3 3 G5 5 Q 2 Q 3 S R Q 4 D G6 Q Q G4 （2）当CP 由0 跳变为1 0 1 D D G1 1 C P Q 1 G2 G3 3 G5 5 Q 2 Q 3 S R G4 Q 4 D G6 Q Q 1 0 0 D D 在CP脉冲的上升沿，触法器按此前的D信号刷新 4 （3）当CP =1 在CP脉冲的上升沿到来瞬间使触发器的状态变化 D信号不影响 、 的状态，Q的状态不变 G1 1 C P Q 1 G2 G3 3 G5 5 Q 2 Q 3 S R G4 Q 4 D G6 Q Q 1 0 1 置1维持线 置0 阻塞线 1 1 0 0 置1阻塞、置0维持线 3. 典型集成电路-----74LS74 5.3.3 利用传输延迟的触发器（JK触发器） 1 状态不变 1、工作原理 5.3.3 利用传输延迟的触发器（JK触发器） 2 状态不变 先打开，将输出锁定 经过一段延迟时间后 同时 1、工作原理 5.3.3 利用传输延迟的触发器（JK触发器） 3 抢先关闭 瞬间 0 0 依然作用 电路等效为 ＆ ＆ Q Q 1、工作原理 5.3.3 利用传输延迟的触发器（JK触发器） 3 ＆ ＆ Q Q 根据电路可得到JK触发器的特性方程： 1、工作原理 * 5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概 述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：任意时刻的输出状态不仅与当前的输入信号有关，而且与