33双稳态触发器及应用.PDF

3.3 双稳态触发器及应用 一、实验目的 1. 掌握JK 、D 触发器的逻辑功能及其测试方法。 2. 了解各种不同功能触发器之间的转换方法。 3. 掌握用集成触发器构成计数器的原理和方法。 4. 理解译码显示电路的工作原理和应用方法。 二、实验任务（建议学时：4 学时） （一）基本实验任务 1. 利用数字逻辑实验箱，采取正确的实验方法、设计合理的数据表格，测试JK 触发器 的逻辑功能。 2. 利用数字逻辑实验箱，采取正确的实验方法、设计合理的数据表格，测试D 触发器 的逻辑功能。 3. 设计电路将JK 触发器转换成D 触发器。并验证设计电路的逻辑功能。 4. 用D 触发器组成3 位异步二进制加法计数器。用示波器和发光二极管观察计数结果。 （二）扩展实验任务 设计电路用JK 触发器组成3 位异步二进制加法计数器，计数结果经过译码显示在七段 数码显示管上。 三、基本实验条件 （一）仪器仪表 1. 数字逻辑实验箱 1 台 2. 数字万用表 1 台 3. 双踪示波器 1 台 4. 函数发生器 1 台 （二）器材器件 1. 二输入4 与非门74LS00 1 块 2. 双JK 触发器74LS76 1 块 3. 双D 触发器74LS74 1 块 4. BCD—七段译码器74LS47 1 块 5. 共阴七段数码显示管 1 只 四、实验原理 （一）基本实验任务 触发器是构成时序逻辑电路的基本逻辑单元。其输出有“0”和“1”两个稳定状态，只有在 触发信号的作用下，才能从原来的稳定状态翻转为新的稳定状态。因此，触发器是一种具有 记忆功能的电路，可作为二进制存储单元使用。 JK 触发器和D 触发器是两种最基本、最常用的触发器，是构成时序逻辑电路的基本元 件。图5.3.3.1 所示为JK 触发器和D 触发器的逻辑符号。图中RD 是直接置“0”端，SD 是直 接置“1”端，当 RD 或 SD 加“0”信号时，触发器状态不受 CP 及控制输入端状态的影响。在 RD=SD =1 时，触发器输出的状态取决于输入的状态，但触发器翻转的时间受时钟脉冲 CP 的控制。若CP 端有小圆圈，则表示该触发器在CP 脉冲的下降沿翻转，若CP 端没有小圆 圈，则表示该触发器在CP 脉冲的上升沿翻转。若JK 和D 有两个以上的输入端时，则各输 入端子间是“与” 的关系。表5.3.3.1 所示为JK 、D 触发器的逻辑状态表。 Q Q Q Q Q Q S 1J C 1 1K R S 1J C 1K R S 1D C 1 R ∧ ∧ ∧ SD J CP K RD S J J CP K K R SD D CP RD D 1 2 1 2 D （a ） （b ） （c ） 图5.3.3.1 边沿触发的 JK 触发器和D 触发器逻辑符号 在集成触发器的产品中， JK 型和D 型得到了最为 表5.3.3.1 触发器逻辑状态表 广泛的应用。在时序逻辑电路的设计中，经常需要利用 触发器 逻辑状态表