一种用于低功耗TDC系统基于D触发器链的TDC使能电路 - 微电子学.PDF

第 卷第 期 微 电 子 学 , 45 2 Vol.45 No.2 年 月 2015 4 Microelectronics A r.2015 p 췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍췍 一种用于低功耗 系统基于 触发器链的 TDC D TDC使能电路 , 陈 越 张瑞智 ( , ) 西安交通大学 微电子学系 西安 710049 : ( , ) ( 摘 要 时间数字转换器 是全数字锁相环 TimetoDiitalConverterTDC AllDiitalPhase -- g - g - , ) , 。 LockedLoo ADPLL 中的一个重要模块 其功耗也是 ADPLL系统总功耗的主要部分 针对伪 p , , 差分反相器链结构的 提出了一种功能不受亚稳态影响的基于 触发器链的 使能电路 TDC D TDC , 。 并对TDC的结构进行改进 以降低 TDC系统的功耗 采用SMIC0.18 mCMOS工艺对电路进 μ , , 。 行设计和仿真 仿真结果表明 TDC系统的功耗可以降低 74%以上 : ; ; ; 关键词 全数字锁相环 时间数字转换器 使能电路 触发器链 TDC D 中图分类号: 文献标识码: 文章编号: ( ) TN911.8 A 1004-3365201502-0228-05 ATDCEnablerBasedonDFFChainforLowPowerTDCSstem