东北大学EDA数字系统设计课件第三篇改.ppt

3.4存储器设计 存储器按其类型可分为只读存储器、随机存储器和顺序存储器。用可编程逻辑器件的逻辑资源和其内部的嵌入式存储器资源可以设计实现各种类型的存储器。 目前市场上主流FPGA一般都增加了内置嵌入式存储器模块，其存储容量从几Kbits到几Mbits不同。根据设计需要，使用Verilog HDL可以将FPGA内置嵌入式存储器模块设计为各种类型的存储器。 只读存储器（ROM）的设计 随机存储器（RAM）的设计 顺序存取存储器的设计 3.4.1只读存储器（ROM）的设计 只读存储器（ROM）是一种非易失的存储器。在FPGA中的嵌入式存储模块的RAM结构，用RAM结构实现ROM是通过FPGA的配置过程实现的。FPGA的综合系统把设计的ROM中数据文件直接综合到配置数据文件中，每次FPGA在被重新配置的同时也对FPGA内部编程为ROM的存储器资源进行初始化，这样就形成了实际意义上的ROM。 例3-27 要求：用Verilog HDL设计一个8X8的ROM 设计思路：用Verilog HDL设计ROM主要解决两个问题。一个是ROM的初始化问题；另一个是ROM的定义问题。ROM的初始化是通过文件读出函数readmemb (file_name, line_name)和readmemh (file_name, rom_val) 从一个存储器初始化文件中读取ROM存储器内容实现的。这两个函数是在S