微型计算机原理和汇编语言_第3章-1_80x86微处理器简介.pptVIP

教学内容 ;学习要求 ;第3章 80x86微处理器 ;3.1 80x86微处理器简介 ;集成度——CPU芯片中所包含的晶体管数。(单位:万/片) 主频——芯片所使用的主时钟频率，它直接影响计算机的运行速度。 数据总线——计算机中各个组成部件间进行数据传送时的公共通道，“内数据总线宽度”是指CPU芯片内部数据传送的宽度（位数），“外数据总线宽度”是指CPU与外部交换数据时的数据宽度，显然，数据总线位数越多，数据交换的速度就越快。 ;地址总线——在对存储器或I/O端口进行访问时，传送?由CPU提供的要访问的存储单元或I/O端口的地址信息的总线，其宽度决定了处理器能直接访问的主存容量大小。 如8086有20根地址线，使用这20根地址线上不同地址信息的组合，可直接对220=1M个存储单元进行访问；Pentium II有36根地址线，因此它可直接寻址的最大地址范围为236=64G。 ; 高速缓冲存储器Cache 为了满足微型计算机对存储器系统高速度、大容量、低成本的要求，目前，微型计算机系统采用如图3.1所示的三级存储器组织结构，即由高速缓冲存储器Cache、主存和外存组成。 ;高速缓冲存储器 （Cache） ;主存 ——当前正在执行的程序或要使用的数据必须从外存调入主存后才能被CPU读取并执行，主存容量通常为MB级； 外存——当前没有使用的程序可存入外存，外存的容量通常很大，可达GB甚至TB级； Cache（高速缓冲存储器）——最大特点是存取速度快，但容量较小，通常为KB级，将当前使用频率较高的程序和数据通过一定的替换机制从主存放入Cache，CPU在取指令或读取操作数时，同时对Cache和主存进行访问，如果Cache命中，则终止对主存的访问，直接从Cache中将指令或数据送CPU处理，由于Cache的速度比主存快得多，因此—— Cache的使用大大提高了CPU读取指令或数据的速度。 ;表3.1 80x86系列微处理器概况 ;3.2 8086/8088微处理器 ;3.2.1 8086/8088内部结构 从功能上讲，8086CPU内部结构可分为两部分：;图3.2 8086CPU内部结构框图 ;3.2.1 8086/8088内部结构 一．总线接口单元BIU 总线接口单元BIU的任务： ① 读指令——指令队列出现空字节(8088 1个空字节，8086 2个空字节)时，从内存取出后续指令。BIU取指令时，并不影响EU的执行，两者并行工作，大大提高了CPU的执行速度。 ② 读操作数——EU需要从内存或外设端口读取操作数时，根据EU给出的地址从内存或外设端口读取数据供EU使用。 ③ 写操作数——EU的运算结果、数据或控制命令等由BIU送往指定的内存单元或外设端口。;总线接口单元（BIU）的组成 1、4个16位段寄存器：代码段寄存器CS(Code Segment)、数据段寄存器DS(Data Segment)、堆栈段寄存器SS(Stack Segment)和附加数据段寄存器ES(Extra Segment)； 2、一个16位的指令指针寄存器IP(Instruction Pointer); 3、一个20位地址加法器； 4、6字节指令队列缓冲器； 5、一个与EU通讯的内部寄存器以及总线控制电路等。 ; 1．段寄存器 8086CPU的地址引脚有20根，能提供20位的地址信息，可直接对1M个存储单元进行访问，但CPU内部可用来提供地址信息的寄存器都是16位的，那么如何用16位寄存器实现20位地址的寻址呢？8086/8088采用了段结构的内存管理的方法。 将指令代码和数据分别存储在代码段、数据段、堆栈段、附加数据段中，这些段的段地址分别由段寄存器CS、DS、SS、ES提供。; 代码段寄存器CS存储程序当前使用的代码段的段地址。代码段用来存放程序的指令代码。下一条要读取指令在代码段中的偏移地址由指令指针寄存器IP提供； 数据段寄存器DS用来存放程序当前使用的数据段的段地址。一般来说，程序中所用到的原始数据、中间结果以及最终结果都存放在数据段中； 堆栈段寄存器SS用来存放程序当前所使用的堆栈段的段地址。堆栈是在存储器中开辟的一个特定区域； 附加数据段寄存器ES用来存放程序当前使用的附加数据段的段地址。附加数据段通常用于存放字符串操作时的目的字符串。 程序员在编写汇编语言源程序时，应该按照上述规定将程序的各个部分放在规定的段内。每个源程序必须至少有一个代码段，而数据段、堆栈段和附加数据段则根据程序的需要决定是否设置。 ;