数字系统设计和verilog HDL 第6章.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字系统设计和verilog HDL 第6章

第6章 Verilog HDL语法与要素; 主要内容;6.1 Verilog语言要素;空白符和注释 ;标识符(Identifiers);关键字(Keywords);◆ 整数 ◆ 实数 ◆ 字符串;整数按如下方式书写: +/-size basevalue 即 +/-位宽进制数字 size 为对应二进制数的宽度;base为进制;value是基于进制的数字序列。 进制有如下4种表示形式: ◆ 二进制(b或B) ◆ 十进制(d或D或缺省) ◆ 十六进制(h或H) ◆ 八进制(o或O);Examples:;实数(Real)有下面两种表示法。 ◆ 十进制表示法。例如: 2.0 0.1 //以上2例是合法的实数表示形式 2. //非法:小数点两侧都必须有数字 ◆ 科学计数法。例如: 43_5.1e2 //其值为43510.0 9.6E2 //960.0 (e与E相同) 5E-4 //0.0005;字符串(Strings);6.3 数据类型 ;数据类型 (Data Type);net型;;Variable型;;6.4 参数(parameter);6.5 向量 ;2.位选择和域选择 在表达式中可任意选中向量中的一位或相邻几位,分别称为位选择和域选择,例如: A=mybyte[6]; //位选择 B=mybyte[5:2]; //域选择 再比如: reg[7:0] a,b; reg[3:0] c; reg d; d=a[7]b[7]; //位选择 c=a[7:4]+b[3:0]; //域选择;6.6 运算符 ;;;;;;;;;;运算符 (Operators);习 题

文档评论(0)

yan698698 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档