精选2010-§6 时序逻辑电路.pptVIP

* 基本触发器时序图 DSI=D3D2D1D0 =1101 1 1 1 1 1 1 1 0 0 1 * （2）典型集成电路（74HC/HCT164） * 2. 多功能双向移位寄存器 （1）多功能双向移位方案 * 集成芯片74HC/HCT194内部电路 （1）多功能双向移位典型集成电路 * 集成芯片74HC/HCT194功能表 * 6.5.2 计数器 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。 计数器 二进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二 – 十进制计数器 N进制计数器 非二进制计数器 SSI MSI 典型集成电路 74HC/HCT393 触发器和逻辑门 SSI MSI √典型集成电路 74LV161 触发器和逻辑门 SSI MSI √典型集成电路 74HC/HCT390 触发器和逻辑门 74LV161、 74HC/HCT390、 √典型集成电路74HC/HCT4017 * 一、典型集成电路74LV161 （4位二进制计数器） 1. 74LVC161性能简介：P290 2. 74LVC161内部逻辑电路图：P291 3. 74LVC161功能：P292表6.5.6 4. 74LVC161应用： * 二、用集成计数器构成任意进制计数器 1. M进制集成计数器构成N进制计数器 （1）若MN，只需一片M进制的集成芯片 方法一：用反馈凊零法将74LV161接成九进制计数器。 【例1】： 用74LV161接成九进制计数器。 方法二：用反馈置数法将74LV161接成九进制计数器。 方法三：用反馈预置数法将74LV161接成九进制计数器。 （2）若MN，则需要多个M进制的集成芯片 用74LV161接成50进制计数器 用两片74LS161级联成256进制计数器 * 对74LS161用反馈凊零法构成九进制计数器 SN＝S9＝1001 【例1】: 注：D0～D3可随意处理 * 【例2】: 注：D0～D3必须都接0 SN-1＝S8＝1000 用反馈置数端 置数 对74LS161用异步反馈置数法构成九进制计数器 * 【例3】: SN＝S16－D7＝S9 利用进位端TC置数 对74LS161用反馈预置数法构成九进制计数器 注：D0～D3的接入值 * 用两片74LS161级联成50进制计数器 0010 0011 实现从0000 0000到0011 0001的50进制计数器 十进制数50对应的二进制数为0011 0010 【例4】: 低位芯片 高位芯片 （异步反馈清零法） * 【例5】: 用两片74LS161级联成16×16进制同步加法计数器 低位片 高位片 在计到1111以前，CO1＝0，高位片保持原状态不变 在计到1111时，CO1＝1，高位片在下一个CP加一 * 三、典型集成电路74HC/HCT390 （4位十进制计数器） 1. 74HC390性能简介：P295 2 74HC390内部逻辑电路图：P295 3 74HC390功能： 4 74HC390应用： 【例】：用74HC390构成24进制计数器。 * 74HC390内部逻辑电路图：P295 * 四、环形计数器 1. 工作原理 （1）基本环形计数器 ① 电路结构 * ② 工作原理 这种环形计数器的突出优点是，正常工作时所有触发器中只有一个是1〔或o）状态，因此，可以直接利用各个触发器的Ｑ端作为电路的状态输出，不需要附加译码器。当连续输入CP脉冲时，各个触发器的Ｑ端或 端，将轮流地出现矩形脉冲，所以又常常把这种电路叫做环形脉冲分配器。 缺点是状态利用率低，记N个数需要N个触发器, 使用触发器多。 ③ 环形计数器的特点 * ① 电路结构： （2）扭环形计数器 扭环形计数器的特点是有8个有效状态，每次状态变化时仅有一个触发器翻转，因此译码时不存在竞争冒险。缺点仍然是没有能够利用计数器的所有状态。 ②特点： * P291 4位同步二进制集成计数器74LVC161 * 移位寄存器电路组成： 状态方程： D触发器 JK触发器 注意：必须采用边沿触发器；必须采用同步触发方式。 * 工作模式: 右移串行输入DIR FF0 FF1 FF2 FF3 Q0 Q1 Q2 Q3 → → → → → 右移串行输出 DOR 并行输出 左移串行输入 DIR 左移串行输出 DOR ← ↓ ↓ ↓ ↓ ← ← ← ← ↓ ↓ ↓ ↓ CP ↓ ↓ ↓ 并行输入 ↓ * 第6章 习题 6.1.2 6.1.3 6.1.7 6.2.3 6.2.5 6.2.6 6.5.1 6.5.7 6.5.8 6.5.11