精选7-2 半导体存储器.pptVIP

7.3* DRAM:四管动态MOS存储单元 T1 T2交叉连接作存储器用，数据以电荷的形式存储在T1 T2的寄生电容C1和C2上，而C1和C2上的电压又控制着T1 T2的导通或截止，产生位线B和B’上的高、低电平。 C1被充电，且使C1上的电压大于开启电压，同时C2没被充电， T1导通、T2截止。VC1=Q’=1，VC2=Q=0，存储单元存0状态。 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 动态存储单元的电路结构还可以更简单，进一步提高存储密度，降低成本 单管电路 DRAM芯片组 成的内存模块 7.4 存储器容量的扩展 7.4.1 位扩展方式 方法：所有输入信号都并联(地址信号、片选信号和读写信号); 输出各自独立。 N= 目标存储器容量 已有存储芯片容量 需要片数N=8 例：用1024字×1位RAM芯片构成1024字×8位RAM存储器 例：用256字×8位RAM芯片组成1024字×8位存储器。 需要片数N=4 7.4.2 字扩展方式 N= 目标存储器容量 已有存储芯片容量 各片地址分配情况： 000H 0FFH 100H 1FFH 2FFH 3FFH 200H 300H 当要求字和位同时扩展时，先字扩展或先为扩展都可以，最终结果都是一样的。 7.5 用存储器实现逻辑函数 1. ROM的地址输出为二进制译码，既输出为地址变量的最小项 2. 存储矩阵根据其存储内容，实现数据输出为各最小项的或运算 例7.5.1用ROM实现由8421-BCD码到八段显示器的译码器。 ROM的简化表示方法。 都转换为4变量函数 题[7-3] 某台计算机内存设置为32位地址线，16位并行数据输入/输出，问其最大存储量是多少？ 最大存储容量＝232×16b（bit，比特）＝236b ＝233B（Byte字节）＝223kB＝213MB＝23GB＝8GB 寻址能力或寻址空间是系统性能参数之一 第7章 习 题 题[7-4] 试用4片4k×8位的RAM芯片组成16k×8位的RAM存储器。 题[7-5] 试用4片2114(1024×4的RAM芯片)和3-8译码器74LS138实现4096×4位的RAM存储器。 注意74138的使用！ LGS (GM) – SDRAM GM72V661641CT7J - GM7 = LGS: Lucky Gold Star GM72V661641CT7J - 1 = FPM or EDO: 2 = SDRAM GM72V661641CT7J- C = 5 volt V = 3.3 volt GM72V661641CT7J-1 = 16 Megabit chip 2 = 128 Megabit chip 5 = 256 Megabit chip 6 = 64 Megabit chip GM72V661641CT7J- Internal Organization: 16162 = 1Meg x 16 (16Mb chip) 1642 = 4Meg x 4 (16Mb chip) 1682 = 2Meg x 2 (16Mb chip) 28164 = 8Meg x 16 (128Mb chip) 2844 = 32Meg x 4 (128Mb chip) 2884 = 16Meg x 8 (128Mb chip 56164 = 16Meg x 16(256Mb chip) 5644 = 64Meg x 4 (256Mb chip) 5684 = 32Meg x 8 (256Mb chip) 66164 = 4Meg x 16 (64Mb chip) 6644 = 16Meg x 4 (64Mb chip) 6684 = 8Meg x 8 (64Mb chip) GM72V661641CT7J 1 GM72V661641CT7J CT / CLT (Revision?) GM72V661641CT7J Speed: 10K = PC66 specifications. 7K = PC100,222 specifications 7J = PC100,322 specifications8 = 125MHz specifications. 75 = PC133 specifications. 7 = 143MHz specifications. * As of 2006, chip areas range from a few square mm to around 350 mm2, with up to 1 million transistors per mm2.2008.1