2010-第5章 数字复接和准同步数字体系PDH.pptVIP

;第5章 数字复接与准同步数字体系PDH;数字复接概念：多路低速数字信号合为一路高速数字信号的过程。;2. 复接等级;3. 速率容差;5.1.2 PCM复用和数字复接;高次群的构成 ;5.1.3．数字复接的实现;按位复接示意图（4）同步复接：是用一个高稳定的主时钟来控制被复接的几个低次群，使码速统一在主时钟频率上，可直接复接,不必进行码速调整。 缺点：若主时钟发生故障，通信全部中断。;5.1.4 异步信号的同步化方法; fR fw PCM;2）码速调整 也称比特填充或塞入，习惯上称为码速调整。 ;正码速调整：将待复接的各支路的低次群的码速率都提高，使其同步到某一规定的较高码速上。 ;正零负码速调整：;3）指针处理 原理：在帧结构中通过设置指针值的增加或减少进行字节调整，以改变输入数据的频率和相位，从而实现同步。这类似于正/零/负码速调整。 应用：SDH系列 ;5.2.1 同步复接;1．二次群同步复接帧结构;125μs;2. 码速变换与恢复;码速变换过程：; 说明：分接端，处于快写慢读（2112k写，2048k读），在起点一写入便被读出。读写相位越差越大，写33位时，才读到32位，若不加处理，存储器积存一位，且会越存越多，产生溢出。但分接器已知第33位是插入码位，将扣除该处写入码元，从而在33位后的第一位写入后，被32位后的第一个脉冲立即读出，读写相位关系回到起始点处，如此循环，实现恢复。 ;1.系统构成;2.异步复接二次群帧结构 1）每个基群支路正码速调整后2.112Mb/s支路信号的码位安排如下,每组共有212比特。;二次群帧结构 ：四个支路的基群调整后，按位复接，即得到二次群帧结构。;;;3. 码速调整与恢复 发端采用正码速调整：将2048kbit/s左右统一调整成2112kbit/s， 接收端进行码速恢复：将2112kbit/s还原成2048k左右。;发端正码速调整工作原理;发端调整过程：码速调整时，存储器处于慢写快读, 最后将取空，快取空时控制它停读一次，并插入一个脉 冲（非信息码元），且标志该码元，如图所示： ;接收端恢复电路工作原理; 接收端调整过程：分接后各支路信号分别写入缓存器，根据标志信号，脉冲扣除电路扣除插入脉冲，并控制写入，写入的信码与原来的次序一样，但时间上不均匀。从扣除插入脉冲后的接收信号中提取 平滑读出时钟（锁相） fl ，控制读缓存器，恢复原支路信号码流。 ;定时获取方法：从“开隙”的脉冲序列fm’(平均平率为2.048MHz）中通过PLL，即可以获得间隔相等的时钟（2.048MHz)。;抖动频率的产生：PLL输入信号fm’与输出信号（2.048MHz）进行相位比较，其输出的误差电压含有多种频率成分，其扣除插入帧码、标志码（加插入码）和插入码产生的抖动频率有10KHz、40KHz、4.2KHz。从“开隙”的脉冲序列fm’提取的基群时钟产生的抖动称为“插入抖动”或称为“复接抖动”。;复接抖动的抑制：锁相环具有相位噪声的低通特性，经过锁相环PLL后的剩余抖动仅为低频抖动成分。当插入脉冲频率偏低时（远小于4.2KHz)，就很难消减，但是可以控制在一定的范围内。;G.751推荐有480个话路，速率34.368Mbit/s。 四个8.448Mbit/s（瞬时速率可能不等）进行码速调 整为8.592Mbit/s，然后按位复接成三次群。 ;二次群（支路）码速调整后一帧384比特：;异步复接三次群帧结构;三次群帧长:1536bit， 速率：34.368Mb/s, 周期：44.69μs。 前10 bit为三次群帧同步码：（1111010000）， 第11位为告警码， 第12位为备用码； 有最多4bit码速调整用插入码（V1 ～ V4）； 有12bit插入标志码。 注意：高次群主要是异步复接，各次群之间帧周 期不再是常数。;练习：;第四章结束