哈工大威海大四通信课设.docxVIP

课程设计报 告日 期：2014.01.09姓 名：吕程学 号：100240217同组成员：于晓菲 赵海娜 韩天 罗紫丹 高尚哈尔滨工业大学（威海）此次课程设计主要基于DSP5509A开发板进行板上一系列功能的实验验证与实现，具体内容如下：LED闪烁实验中断的软件编程——外部中断实验通用计时器的使用——timer实验通用计时器的使用——看门狗wdt实验RTC实时时钟实验外部存储器接口——SDRAM实验外部存储器接口——键盘扫描实验Flash的使用——扩展flash读写实验数字信号处理——FIRIIR滤波器实验UART通信实验——McBSP的使用与配置UART通信实验——McBSP软件模拟异步通信数字图像处理（一）数字图像处理（二）LED闪烁实验GPIO简介GPIO，通用型之输入输出（General Purpose I/O）的简称，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用，PIN脚依现实考量可作为通用输入（GPI）或通用输出（GPO）或通用输入与输出（GPIO），如当clk generator, chip select等。既然一个引脚可以用于输入、输出或其他特殊功能，那么一定有寄存器用来选择这些功能。对于输入，一定可以通过读取某个寄存器来确定引脚电平的高低；对于输出，一定可以通过写入某个寄存器来让这个引脚输出高电平或者低电平；对于其他特殊功能，则有另外的寄存器来控制它们。GPIO (通用输入/输出)或总线扩展器利用工业标准I2C、SMBus?或SPI?接口简化了I/O口的扩展。当微控制器或芯片组没有足够的I/O端口，或当系统需要采用远端串行通信或控制时，GPIO产品能够提供额外的控制和监视功能。 每个GPIO端口可通过软件分别配置成输入或输出。5509芯片提供了8个通用输入/输出引脚，即GPIO0?GPIO7。每个引脚可以通过IODIR寄存器被独立的设置为输入或输出引脚。IODATA寄存器用来监控输入引脚的状态，控制输出引脚的状态。相关寄存器IODIR寄存器IOXDIR为输入/输出控制位。当IOXDIR=0，IOX引脚为输入引脚，当IOXDIR=1，IOX引脚为输出引脚。IODATA寄存器第0到7位IOXD为IOX数据位。当IOX为输入引脚，IOXD=0说明在IOX引脚上的信号为低电平，IOXD=1说明在IOX引脚上的信号为高电平。当IOX为输出引脚，IOXD=0说明驱动IOX引脚上的信号为低电平，IOXD=1说明驱动IOX引脚上的信号为高电平。PLL锁相环输出频率的计算输出频率计算公式：将输入时钟频率乘以CLKMD中PLL_MULT的值，再除以PLL_DIV的值。PLL_MULT的取值范围是2-31。PLL_DIV是从0（除以1）到3（除以4）。输出频率=(PLL_MULT/(PLL_DIV+1))*输入时钟频率例如:(24/(1+1))*12M=144M源码及注释#include csl.h#include csl_pll.h#include csl_chip.h#include csl_gpio.hvoid delay();/*锁相环的设置*/PLL_Config myConfig = { 0, //IAI: the PLL locks using the same process that was underway //before the idle mode was entered 1, //IOB: If the PLL indicates a break in the phase lock, //it switches to its bypass mode and restarts the PLL phase-locking //sequence 24, //PLL multiply value; multiply 24 times 1 //Divide by 2 PLL divide value; it can be either PLL divide value //(when PLL is enabled), or Bypass-mode divide value //(PLL in bypass mode, if PLL multiply value is set to 1)};/*输出频率= (PLL_MULT/(PLL_DIV+1))*输入时钟频率 =12M*24/(1+1)=144M*/main(){int i = 0; /*初始化CSL库*/