数电实验报告 实验五 加法器范文29.docVIP

实验名称 加法器 一、实验目的 1、掌握半加器、全加器的工作原理及逻辑功能。 2、掌握集成加法器的应用。 二、实验设备及器件 1、数字逻辑电路实验板 1块 2、74HC283 1片 3、74HC04 1片 4、74HC00 1片 5、74HC86 1片 三、实验原理 1、半加器 不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。 2、全加器 考虑低位进位的加法称为全加。实现全加的电路，为全加器。 3、多位加法器 （1）串行多位加法 （2）并行多位加法 四、实验内容与步骤 1、用门电路实现全加器。 参照图5-1搭接电路，并测试其功能记录结果在表5-1中。  图5-1 小规模集成电路设计的全加器 表5-1 全加器真值表 Ci-1 BiCiSiCi+10000000110010100110110010101011100111111 2、用译码器实现全加器。 由表5-1可知如下关系： Si= 用译码器可实现该功能。电路图如图5-2：  图5-2 用74HC138设计的全加器 3、用数据选择器实现全加器。 参照图5-3搭接电路，并观察电路的功能。易知满足全加器真值表5-1。 图5-3 用74HC153设计的全加器 用集成加法器74HC283 实现代码转换电路。 按图5-4搭接电路，并将观察输出记录结果于表5-2。  图5-4 8421 码转换成余三码电路 表5-2 输入输出D C B AY3 Y2 Y1 Y00 0 0 00 0 1 10 0 0 10 1 0 00 0 1 00 1 0 10 0 1 10 1 1 00 1 0 00 1 1 10 1 0 11 0 0 00 1 1 01 0 0 10 1 1 11 0 1 01 0 0 01 0 1 11 0 0 11 1 0 0 五、实验注意事项及思考 1、对于异或芯片74HC283的运用是，注意个引脚的连接情况，该电路的实现只需使用两个异或门。 2、使用74HC00与非门中的三个实现???电路，注意引脚连接情况。 3、使用译码器设计全加器，应认真复习译码器的功能和使用情况，对全加器真值表的分析得出以下式子： Si= 注意74HC153控制端的信号，和数据选择器的使用。 分析8421BCD码和余三码的异同，余三码为8421BCD码加3。