第8章：KEA128用户参考手册2015-03-04(30-35).docx

第30章 串行外设接口（SPI） 30.1 介绍 注意：芯片模块的具体实施细节详见芯片的配置信息。 串行外设接口（SPI）模块为MCU和外设之间提供了全双工同步串行通信。这些外设包括各种微控制器，模拟 - 数字转换器，移位寄存器，传感器，和存储器等等。 SPI主机模式可以在总线时钟2分频的波特率下运行，或是在从机模式下总线4分频的波特率下运行。SPI可使用软件查询方式或是中断方式来工作。 注意：至于SPI工作的最大波特率，请参考芯片配置细节和器件的数据手册。 为了匹配接收数据缓冲区，SPI包含了硬件匹配功能。 30.1.1 特性 SPI包含以下鲜明的特性： （1）主机模式或是从机模式运行。 （2）全双工或单线双向模式。 （3）可编程的传输波特率。 （4）双缓冲发送和接收数据寄存器。 （5）串行时钟相位和极性选择。 （6）从机选择输出。 （7）具有CPU的中断功能模式错误标志。 （8）在等待模式下的SPI操作控制。 （9）可选MSB优先或LSB优先转换。 （10）接收数据缓冲区硬件匹配功能。 30.1.2 操作模式 SPI可在以下三种模式下工作：运行、等待和停止。 运行模式：这是基本的操作模式。 等待模式：在等待模式下SPI操作是一个可配置的低功耗模式，它被SPIx_C2寄存器的C2[SPISWAI]位控制。在等待模式下，如果C2[SPISWAI]位被清0，SPI会进入运行模式。如果C2[SPISWAI]位被置位，SPI就会进入节电模式，SPI时钟关闭。如果SPI被配置为主机模式，当前的任何传输都会停止，但会在CPU进入运行模式后恢复。如果SPI被配置为从机模式，字节接收和发送将继续，以便从机保持与主机的同步。 停止模式：为了节电，SPI在外围设备被停止但内部逻辑仍然继续的停止模式下是非激活的。如果SPI作为一个主机，当前的任何传输都会停止，但会在CPU进入运行模式后恢复。如果SPI被配置成为一个从机，数据的发送和接收继续，以便从机保持与主机的同步。 SPI在外围总线时钟停止且不保留内部逻辑的停止模式下是完全关闭的。当CPU工作在这些停止模式，所有的SPI寄存器被重置。 详细操作模式见“低电模式选项”信息。 30.1.3 结构图 这一节包含结构图，它描述了SPI系统连接、SPI模块的内部组织、和用于控制主模式波特率的SPI时钟分频器。 SPI系统结构图 图30-1显示为两个MCU的SPI模块连接成主从模式。主机开启所有的SPI数据传输。在传输期间，主机发送数据给从机，同时从从机获得数据。数据移位器可以高效的传输数据，数据存放在两个SPI系统的SPI移位寄存器。SPSCK信号是主机时钟的输出，是从机的输入。主机通过把从机选择引脚拉低为低电平实现对该从机的选择。在这个系统中，主机已配置它的引脚作为从机选择输出。 图30-1 SPI系统连接 SPI模块结构图 图30-2是SPI模块的结构图。SPI的核心要素是SPI移位寄存器。数据被写入到双缓冲的发送器（写入SPIx_D）和被转移到SPI移位寄存器，然后数据传送开始。在接收8位的数据时，该数据被转移到双缓冲的接收器，在那里数据可以从SPIx_D读取。引脚复用逻辑控制着MCU引脚和SPI模块的连接的对应关系。 当SPI配置为主机时，时钟输出发送到SPSCK引脚，移位器输出被连接到MOSI，移位寄存器的输入则来自MISO引脚。 当SPI配置为从机，SPSCK引脚被连接到时钟SPI输入端，转换器输出发送到MISO，输入来自MOSI引脚。 在外部SPI系统中，所有SPSCK引脚简单地彼此连接。所有MISO引脚连在一起，所有MOSI引脚连在一起。外围设备上的这些引脚的名字通常略有不同。 图30-2 没有FIFO的SPI模块结构图 30.2 外部信号描述 SPI合理的分配了四个端口引脚。这些引脚的功能依赖于SPI控制位的设置。当SPI（SPE=0）关闭，这四个引脚转换成其他的功能，它们就不再受SPI控制。 30.2.1 SPSCK - SPI串行时钟 当SPI模块设置成为从机，这个引脚是串行时钟的输入。当这个SPI作为一个主机时，这个引脚是串行时钟输出。 30.2.2 MOSI – 主机数据输出，从机数据输入 当SPI设置为主机，SPI引脚控制零(SPC0)是0（非单线双向模式），这个引脚是串行数据输出。当SPI设置成为从机模式，并且SPC0是0,这个引脚是串行数据输入。如果SPC0是1就会选择单线双向模式，并且同时选择了主机模式，这个引脚变成双向数据I/O引脚（MOMI）。双向模式输出使能位决定这个引脚是作为一个输出（BIDIROE是0）还是作为一个输入（BIDIROE是1）。如果，SPC0是1并且被设置为从机模式，这个引脚就不会被SPI用来转换成为其他功能（依赖芯片配置）。 30.2.3