实验二 Architecture Wizard与PACE实验.doc

实验二 Architecture Wizard与PACE实验 ISE结构向导（architecture wizard）可快速配置高性能芯片特性，时钟向导(Clocking Wizard)功能则支持对Virtex-II ProTM系列器件进行高级内部FPGA时钟配置。 PACE（ISE引脚和区域约束编辑器）通过易于使用的图形接口提供了高级引脚管理和逻辑区块平面规划能力PACE包括了针对并发开关输出（SSO）的关键工程规则检查功能，可帮助确定潜在地反弹问题。 实验目的1）熟悉并使用Architecture Wizard； 2）掌握如何例化DCM模块单元； 3）熟悉并使用PACE。 实验内容1）使用Architecture Wizard生成DCM模块单元； 2）将例化DCM模块单元添加到工程； 3）使用PACE进行引脚位置锁定。 实验背景知识Architecture Wizard 简介 设计结构向导Architecture Wizard 是 ISE 集成的设计工具，能辅助设计数字时钟管理模块（DCM，Digital Clock Manager）和高速I/O 收发器（Rocket I/OTM transceivers）。 数字时钟管理模块DCM是基于Xilinx的其他系列器件所采用的数字延迟锁相环（DLL，Delay Locked Loop）模块在时钟的