电源层和地层的划分.docVIP

电源层和地层的划分 点击“Place”（快捷键P→L）→“Line”→然后就可以画定区域了→通过Shift+空格来改变画线的方式→圈定一个区域之后→双击该区域→就可以定义你所需要的电源了。 一种电源不能被另一种电源完全包围。当包围另一种电源的电源不是最外层时，这种包围就会造成回路。这样制出来的电路板是错误的。 一电源层的划分（电源层要比地层小一些，20H的原则，H：绝缘介质的厚度）： 尽量将所有相同的电源过孔全部圈定在该区域中，极少量的较边远的话可以在电路图中用较粗导线连接；例如要给+5V的电源割出一块，可采用这样的方法：按住Ctrl键，鼠标点击任意一个+5V，然后所有的+5V点都会高亮显示出来，通过“[”“]”可以增加/减小对比度（可以通过MASK）。这样你就知道+5V的电源都在哪些位置了。一一切割即可。（也可以按L进入层设置中，选择只显示信号层选项，这样比较好些）。一般分割区域都以方形为界定（直角拐弯） 划分电源层的时候注意了： （1）一些短的，电流不大的，要求不高的可以放到表层用走线来实现。因为如划分的话会破会电源层的完整性。 （2）信号跨区，这个问题到EMI应该是有影响的，但对于4层板来说，复杂点的板子想不跨电源区是比较难的，只是要注意到关键信号不要跨区如：CLK等高速信号。（电源要尽量保证完整性小片的 直接连线比较好） （3）电源线尽量短,走直线,而且最好走树形,不要走环形 （4）根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻.同时,使电源线,地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力. 二．地层的分割： 可以这样理解地层：它是一个回路，提供信号回路，其实任何信号都可以看做是电源分来的驱动信号，可以从I/O口的结构上理解，大面积的铜，那么阻抗就会很小，这样，辐射就会少一些，因为信号有沿着阻抗最小的通道返回到驱动端，阻抗太大，就会选择空气作为返回介质，也就是辐射。还有影响回路阻抗的是环路面积，驱动端-信号线-接收端-地-驱动端。环路面积越小，感抗就越小。阻抗就越小，则EMC就不是问题了。而且阻抗的的话，还回造成串扰的问题，这个和电磁场有关系，本质和上边是一个道理。还有返回通路和信号传输方向一致的话，二者的电磁场会抵消，减少EMI。 地层在内层起的就是屏蔽的作用，尽量和主电源层还有高频高速信号层相邻，这样可以减少回路感抗，还可以对高频高速信号层起到好的屏蔽效果（地层要和电源层的绝缘介质的厚度要小些，满足绝缘就可以了，目的是增加这俩层的耦合度） 第三点1)数字地与模拟地分开.若线路板上既有逻辑电路又有线性电路,应使它们尽量分开. 低频（1MHz）电路的地应尽量采用单点并联接地, 实际布线有困难时可部分串联后再并联接地. 高频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格状大面积地箔. (2)接地线应尽量加粗.若接地线用很纫的线条,则接地电位随电流的变化而变化,使抗噪性能降低.因此应将接地线加粗,使它能通过三倍于印制板上的允许电流.如有可能,接地 线应在2~3mm 以上. (3)接地线构成闭环路.只由数字电路组成的印制板,其接地电路布成团环路大多能提高 抗噪声能力. （我认为这个和屏蔽一个原理，相当于外壳接地 或者楞次定律） （4）数字地与模拟地分开.若线路板上既有逻辑电路又有线性电路,应使它们尽量分开. 低频（1MHz）电路的地应尽量采用单点并联接地, 实际布线有困难时可部分串联后再并联接地. 高频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格状大面积地箔. (5)接地线应尽量加粗.若接地线用很纫的线条,则接地电位随电流的变化而变化,使抗噪性能降低.因此应将接地线加粗,使它能通过三倍于印制板上的允许电流.如有可能,接地 线应在2~3mm 以上. (6)接地线构成闭环路.只由数字电路组成的印制板,其接地电路布成团环路大多能提高 抗噪声能力. （我认为这个和屏蔽一个原理，相当于外壳接地 或者楞次定律） （7）地线环路问题:对于数字电路来说,地线环路造成的地线环流也就是几十毫伏级别的,而 TTL 的抗干扰门限是1.2V,CMOS 电路更可以达到1/2电源电压,也就是说地线环流根本就不会对电路的工作造成不良影响.相反,如果地线不闭合,问题会更大,因为数字电路在工作的时候产生的脉冲电源电流会造成各点的地电位不平衡,比如本人实测74LS161在反转时地线电流 1.2A(用2Gsps 示波器测出,地电流脉冲宽度7ns) .在大脉冲电流的冲击下,如果采用枝状地线(线宽25mil)分布,地线间各个点的电位差将会达到百毫伏级别.而采用地线环路 之后, 脉冲电流会散布到地线的各个点去,大大降低了干扰电路的可能.采用闭合地线,实测出各器件