晶体管实现数字逻辑方法.docxVIP

晶体管级的数字设计CMOS实现逻辑电路（次要，可简略带过）：1.与非门电路　　下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。　　因此，这种电路具有与非的逻辑功能，即　　n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。2.或非门电路　　下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。　　当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。　　因此，这种电路具有或非的逻辑功能，其逻辑表达式为　　显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。　　比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。3.异或门电路　　上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或　　如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。（书里介绍的主要是CMOS逻辑设计，因此在论文里补充双极晶体管的逻辑设计）晶体管实现数字逻辑的方法（重点）：摘? 要：介绍了双极晶体管实现数字逻辑的方法。双极晶体管实现的数字逻辑电路简单、输出电流大、驱动能力强、易于进行数模混合，可方便地应用于很多电路。关键词：数字逻辑；数模混合；正反逻辑；双极晶体管??? 目前的数字市场上，用CMOS实现的逻辑电路占主导地位，然而双极晶体管实现的数字电路以其输出电流大、驱动能力强、易于进行数模混合等优势，在某些领域中仍有着不可替代的地位，如PWM中的数字部分，就是用双极晶体管实现的数字逻辑。1? 逻辑分析??? 在PWM中，为实现逻辑运算以及各种优先级别不同的保护，设计的电路框图如图1所示。首先我们由电路框图来分析此数字部分的逻辑功能：??????? 图1中A，B，C，D，E，CLK各信号，经与门、或门，最终成为RS触发器R端与S端的触发信号。作为此数字逻辑最为重要的部分，RS触发器的功能用真值表描述如表1所示。将A，B，C，D，E，CLK各信号看成事件，最后一个三或门体现了6个事件的优先级，CLK，D信号优先级最高，E信号次之，A信号、B信号、C信号优先级最低。优先级的不同，决定了A，B，C，D，E诸信号不同的功用，优先级最高的CLK，D，E信号可作为使能端或故障保护端。2? 数字逻辑的实现??? 在集成电路设计中，在保证功能、性能的情况下，尽量用简化门实现所需的逻辑功能。在本电路中，或门用基准与管子射极耦合或2个管子直接进行射极耦合来实现；反相器仅用1个管（基极输入、集电极输出）；用二极管进行线与、线或；RS触发器由2对管子和1个或门组成，其中一对管子用来输出（Q1n＋1），另一对用来完成记忆功能。管极电路图如图2所示。分析管级电路可知：R2，R3，T3，T4构成1个或门，signalC,signalB分别从T3，T4的基极输入。CLK 经过T5反向，并在R′和signalC，signalB相或；signalA通过T2，T1传输，B＋C通过R4和signalA相与，之后又与Q1n进行线或，得到S1；T10，T11，T12，R7构成或门，输出S2；T6与T7，T8与T9构成2个或门，或门的输入完全相同，S2与R′相与作为或门的一个输入，另一个输入为signalD；2个或门的输出，1个（Q1n）反馈到T11输入端，另一个（Q1n＋1）与CLK信号相或，作为T13，T14组成的或门的输入信号；OUT为最后的输出信号。???? 用逻辑表达式描述如下：由以上的分析可知，门级电路与管级电路一致。??? 从上例中可以看到，数字电路并非基本逻辑门之间的简单连接。逻辑图中，信号A，B，C，D，CLK同时作为多个门的输入信号，但是在管级电路中，每经过1个或门，输出信号就融合所有的输入信号，所以对于同一信号，并不需要那么多输入端。另外，同一种基本逻辑门电路均可用2种逻辑符号表示他的逻辑功能。对于逻辑电路本身来说，这 2种逻辑符号是等效的，可以互换。??? 例如逻辑图中，在晶体管电路中，即运用了正反逻辑