PROM／GAL结构及应用.ppt

GAL的7个输出结构 图2-20寄存器输出结构 图2-19寄存器模式组合双向输出结构 GAL的7个输出结构 图2-21 组合输出双向结构 图2-22 复合型组合输出结构 GAL的7个输出结构 图2-23 反馈输入结构 图2-24输出反馈结构 GAL的7个输出结构 图2-25 简单模式输出结构 七段数码显示器 工作原理 共阴极接法 显示代码概念 9的显示代码 2.2.4 PAL 图2-15 PAL结构： 图2-16 PAL的常用表示： 2.2.4 PAL 图2-17 一种PAL16V8的部分结构图 2.2.5 GAL 图2-18 GAL16V8的结构图 GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 EPLD Erasable Programmable Logic Device 2.2.5 GAL 逻辑宏单元 输入/输出口 输入口 时钟信 号输入 三态控制 可编程与阵列 固定或阵列 GAL16V8 * EDA技术讲义 * 第2章 FPGA／CPLD结构与应用 GAL: Generic Array Logic 通用阵列逻辑 相关专业名词 EDA：Electronic Design Automation 电子设计自动化 PLD：Programmable Logic Device 可编程逻辑器件 CPLD：Complex Programmable Logic Device 复杂可编程逻辑器件 EPLD：Erasable Programmable Logic Device 可擦除可编程逻辑器件 FPGA：Field Programmable Gate Array 现场可编程门阵列 VHDL：Very High Speed Integrated Circuit Hardware Description Language 超高速集成电路硬件描述语言 ASIC：Application Specific Integrated Circuit 特定用途集成电路 2.1 概 述 图2-1 基本PLD器件的原理结构图 2.1.1 可编程逻辑器件的发展历程 70年代 80年代 90年代 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SOPC 2.1.2 可编程逻辑器件的分类 图2-2 按集成度(PLD)分类 2.2 简单PLD原理 2.2.1 电路符号表示 图2-3 常用逻辑门符号与现有国标符号的对照 2.2.1 电路符号表示 图2-4PLD的互补缓冲器 图2-5 PLD的互补输入 图2-6 PLD中与阵列表示 图2-7 PLD中或阵列的表示 图2-8 阵列线连接表示 1. PLD 器件的演化(1) PLD 器件中“与”门的表示法 GAL的基本结构 1. PLD 器件的演化(2) 基本 PROM结构 GAL的基本结构 1. PLD 器件的演化(3) 基本 FPLA 结构 (未编程状态) GAL的基本结构 1. PLD 器件的演化(4) 基本 FPLA 结构 (已编程状态) GAL的基本结构 1. PLD 器件的演化(5) PAL/GAL 基本结构 GAL的基本结构 1. PLD 器件的演化(6) 专用组合输出结构 GAL的基本结构 1. PLD 器件的演化(7) 异步 I/O输出结构 GAL的基本结构 1. PLD 器件的演化(8) 时序(寄存器)输出结构 GAL的基本结构 1. PLD 器件的演化(9) PLD 器件结构特点对比 GAL的基本结构 1. PLD 器件的演化(10) GAL的基本结构 1. PLD 器件的演化(11) GAL器件的输出逻辑宏单元 (OLMC– Output Logic Macro Cell) 2.2.2 PROM 图2-9 PROM基本结构： 其逻辑函数是： 2.2.2 PROM 图2-10 PROM的逻辑阵列结构 逻辑函数表示： 2.2.2 PROM 图2-11 PROM表达的PLD图阵列 图2-12 用PROM完成半加器逻辑阵列 1100 1111 1100 1001 9 1011 1110 1011 1000 8 1010 1101 1010 0111 7 1001 1100 1001 0110 6 1000 1011 1000 0101 5 0111 0100 0100 0100 4 0110 0011 0011 0011 3 0101 0010 0010 0