A.引导和配置.PDF

A. 引导和配置 November 2012 cv_5400A-1.3 cv_5400A-1.3 该附录介绍硬核处理器系统 (HPS) 的引导和 Altera 片上系统 (SoC)FPGA 器件的 FPGA 部分的配置。 当处理器从复位 ( 例如，上电时 ) 释放并且执行复位异常处理地址的内部引导 ROM 中 的代码时，HPS 引导开始进行。当引导 ROM 中的代码跳到引导软件的下一个阶段时，引 导程序结束。引导软件的下一个阶段被称为预加载器。预加载器可以被定制并且通常 存储在 HPS 外部的基于闪存的非易失存储器。 处理器可从以下资源引导： ■ 可通过 NAND 闪存控制器访问的 NAND 闪存 ■ 可通过 SD/MMC 闪存控制器访问的 Secure Digital/MultiMediaCard(SD/MMC) 闪存 ■ 可通过 quad SPI 闪存控制器访问的串行外设接口 (SPI) 和 quad SPI 闪存 ■ FPGA 内核逻辑 根据引导器件，HPS 引导支持间接或直接执行预加载器。间接执行时，引导ROM 代码预 加载器从引导器件复制到片上 RAM 并且跳转到它。间接执行用于闪存引导资源。直接 执行时，引导 ROM 代码直接从引导器件或从 FPGA 内核逻辑引导资源执行预加载器。 当 FPGA 部分从复位状态 ( 例如，上电时 ) 释放时，器件的 FPGA 部分的配置开始。器 件的 FPGA 部分中的控制模块 (CB) 负责获得 FPGA 配置镜像并且对 FPGA 进行配置。当 配置镜像完全被加载并且 FPGA 进入用户模式时，FPGA 配置结束。FPGA 配置镜像由用 户提供并且通常存储在非易失的基于闪存的存储器中。FPGA CB 可通过 FPGA管理器从 HPS 获得配置镜像或从 Cyclone® V FPGA系列支持的任何资源获得配置镜像。 f 要了解关于引导和配置过程期间使用的存储器和外设模块的更多信息，请参考它们各 自的章节： ■ 片上处理器章节 (Cyclone V 器件手册第 3 卷 ) 。 ■ FPGA 管理器章节 (Cyclone V 器件手册第 3 卷 ) 。 以下 3 个图显示了 3 种 HPS 引导和 FPGA 配置方案。图中的箭头代表数据流方向。 © 2012 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at /common/legal.html. Altera warrants performance of its ISO