一种嵌入式微处理器cache存储体系结构设计 An on-chip cache design of an embedded microprocessor.pdfVIP

下载本文档

8
0
约1.39万字
约 5页
2017-08-02 发布于上海
举报
版权申诉

一种嵌入式微处理器cache存储体系结构设计 An on-chip cache design of an embedded microprocessor.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一种嵌入式微处理器cache存储体系结构设计 An on-chip cache design of an embedded microprocessor

总第44卷第500期电谢与仪表 V01．44No酆0 2007年第8期 Electrical Moeasarement＆Instrumentation Aug．2007 一种嵌入式微处理器cache存储体系结构设计鲍东星1．李晓明2 (1．黑龙江大学电子工程学院，哈尔滨150080； 2．哈尔滨工业大学微电子中o。哈尔滨150001) 摘要：本文介绍了一种基于32位整数单元的片上cache存储体系结构设计的方案。作为 SOC平台的核心部件，本设计中所有模块均自行设计，采用自顶向下的设计方法，应用 2．O)。为了对 VerilogHDL硬件描述语言进行设计．总线接口符合AMBATM总线规范(Rev 设计功能的有效性进行验证，还设计了一个基于AMBATM总线协议的通用SOC的系统虚拟验证平台，利用该平台对相关模型进行了调试和仿真。仿真结果表明，设计达到预期的功能要求。关键词：cache；嵌入式微处理器；功能验证中图分类号：TP363．027文献标识码：B An cache ofanembedded on—-chip design microprocessor BAO Xiao-ming。2 Dong-xin91，LI ofElectronic (1．Institute Engineering，Heilon萄iangUniversit7，Harbin150080，China； 2．MieroeleetrorriesInstituteof Center，HarbinTechnology，Harbin150001，China) of basedona32。‘ Abstract：Thisintroduceda scheme cachestructure paper on-—chip design bit Unit．AscoreunitofSOC moduleswere the Integer the platform，all designedbyutilizing method诮t11HDLAlltheinterfaceswereaccordedwitllAMBA top-down Verilog Specifica- thevalidationverificationofthe ofthe virtualveri— 2．o)．For tion(Rev fmmtionalitydesign，a flcation ofa commonSOC basedonAMBA wasalso platform platform protocol designed，on whichthe model