XilinxAllProgrammableZynq-7000SoC设计指引.ppt

* I/O速率限制 带有到I/O高比例的操作功能 数据率不是一个限制因素。 带有到I/O低比例的操作功能， 数据流将限制可获得的最高性能。 注：一个关键点是，处理的速度不能超过数据在功能单元来回的传输速度。 设计PL加速器--设计PL加速限制 * 举例： 假设从DDR读取12字节的输入数据，将4字节的结果写回到DDR中。32位，1066Gb/s和75%利用率的DDR3，被限制到大约3.2GB/s。 如果每个操作要求16个字节，则数据流限制性能到3200/16或者200M功能/s。 设计PL加速器--设计PL加速限制 * 注意：这是独立于功能的复杂度的。 甚至一个3输入的加法器被DDR带宽限制到200M操作/s，不可能比一个ARM A9 CPU更快。 然而，如果有成千的操作组成的功能，能并行或者流水方式的处理，则PL经常能达到10-100x的加速比。 设计PL加速器--设计PL加速限制 * 资源限制 当达到很高潜在的加速比，PL内的逻辑的数量限制了可以达到的加速比。 例如，要求100个DSP的应用能实现24x的加速，如果只有50个DSP，则加速比被限制到12x。 设计PL加速器--设计PL加速限制 * 延迟限制 情况一：假设PL能高效地处理，而没有ARM