二维铅量子岛的成长机制与过程.doc

二維鉛量子島的成長機制與過程 文／蘇維彬、張嘉升、鄭天佐 摘要 鉛在低溫的矽(111)7(7表面會形成邊緣陡峭且表面平坦的島嶼結構。島的厚度局限在4~9個原子層之間，並且隨著蒸鍍量的增加而呈現二維成長行為。這種有別於傳統的磊晶成長其基本的機制起源於量子尺寸效應。利用掃描穿隧顯微儀觀察鉛島成長的初始階段以及分析鉛島面積分佈的結果，我們可以對這種多層的二維量子島的成長過程予以清楚的描述。 前言 在半導體上成長出具有原子平整度(atomic flatness)的金屬薄膜多年來一直是重要的研究領域。其原因不僅是基於科學上的興趣與探索，也因為這方面的研究亦具有應用上的價值。然而由於在金屬/半導體界面存在著不可避免的應力(stress)，因此金屬經常會形成三維的山丘結構而非平坦的薄膜。基於這原因，要在半導體上產生平坦的金屬薄膜在過去是一困難的目標。直到Smith 等[1]利用低溫蒸鍍再回溫的方法，成功地將具有原子平整度的銀薄膜成長在砷化鎵(110)表面，這方面的研究才出現突破。此外，這種方法會使銀薄膜具有七個原子層的臨界厚度(critical thickness)，也就是即使銀的蒸鍍量低於七個單層 (monolayer 簡稱 ML)，薄膜的厚度依然是七個原子層，只是薄膜會有空洞出現。這種新的成長行為在兩年後由 Zhang等[2]的理論計算得到合理的解釋。Zhang 等認為這種成長模式起源於量子尺寸效應(quantum size effect)，也就是銀薄膜中的電子的波向量在垂直表面方向被量子化 (quantized)。這種效應會驅使銀原子排列成平坦的表面，並且由於金屬/半導體界面存在電荷轉移(charge transfer)進而導致銀薄膜具有臨界厚度。Zhang 等將這種因電子而產生的成長行為稱作electronic growth ，以有別於傳統成長模式[3]。之後 Gavioli 等[4]發現利用相同的方法也可在矽(111)7×7表面成長出平坦並具有臨界厚度的銀薄膜，更進一步證實低溫蒸鍍是在半導體上形成平坦薄膜的有效方法。其原因在於低溫可以抑制原子的動能而使薄膜在開始形成階段是由奈米的原子團所組成。之後隨著回溫，由原子團形成的薄膜會逐漸轉變為具有晶格結構的薄膜。其間，量子尺寸效應因為薄膜晶格化而顯現，進而驅使薄膜在回溫後具有均勻而且特定的厚度。最近 Budde 等[5]利用 Spot-Leed 觀察鉛在低溫的矽(111)7×7表面的成長，發現鉛可以直接形成表面平坦並且邊緣陡峭的島嶼結構。這些鉛島的厚度都是七個原子層，而且隨著蒸鍍量的增加，島的厚度不變，只有面積隨之增加，呈現二維的成長行為。這些成長的特徵反映出鉛島的形成機制亦是起源於量子尺寸效應。然而由於鉛島可以不需要回溫就可直接形成，表示量子尺寸效應並不全然要在薄膜結構中才可展現。因此鉛島的形成過程必定不同於銀在砷化鎵(110)與矽(111)7×7表面的成長過程，而這部份Budde 等[5]在文獻中並無清楚的描述。本文將介紹利用掃描穿隧顯微儀(scanning tunneling microscopy 簡稱STM)觀察鉛島成長的起始階段以及分析鉛島面積的分佈，可以描繪出鉛島的形成過程。 鉛島中的量子態 為了證實Budde 等的觀察結果，我們利用低溫 STM 觀察鉛島的成長[6,7]。圖一(a)是蒸鍍量3.2 ML 的鉛在208 K 的矽(111)7×7表面所形成的表面形貌影像。在鉛島產生之前，約有 2 ML 的鉛消耗在形成鉛的 wetting layer ，剩餘的鉛才在 wetting layer 上形成鉛島。這些鉛島的邊緣陡峭並且表面平坦，厚度的量測亦顯示七個原子層厚的鉛島佔有最高的比例，如圖一(b)所示。因此我們的 STM 觀察與Budde 等的 Spot-Leed 觀察一致。然而，除了7層外，圖一(b)顯示還有 4、5、6、8、9 層厚的鉛島存在。這些厚度的島雖然是少數，但卻反映鉛島的成長並不像 Spot-Leed 觀察的只有單一厚度。圖一(c)顯示鉛島的平均面積會隨蒸鍍量的增加而線性增加，表示鉛島具有二維成長的行為，這點與Spot-Leed 的觀察一致。二維成長正是造成鉛島的邊緣陡峭並且表面平坦的原因，而其中的物理機制即是前述的 量子尺寸效應。為了證實量子尺寸效應的確存在於鉛島中，我們利用掃描穿隧能譜(scanning tunneling spectroscopy 簡稱 STS)量測鉛島的電性。圖二是對 4 ~ 9層厚的鉛島進行能譜量測的dI/dV-V曲線。右側的數字代表鉛島厚度，而所對應的每條曲線中有觀察到兩個尖峰(peak)的特徵，尖峰之間的能量差會隨著鉛島厚度的增加而減少。電子在垂直於鉛島表面的方向可被視為局限在一維的量子阱(quantum well )中。根據量