第3章 MC9S12单片机内核和片上资源.pptVIP

;内核结构—存储器;电压调整模块及相关引脚;时钟和锁相环及相关引脚;模式选择及相关引脚;串联方式（ 引脚要拉低）;模式选择;地址数据总线;扩展窄模式地址线接法;扩展宽模式地址线接法;ATD模块及相关引脚;定时器及相关引脚;SPI、PWM及相关引脚;异步串行口及相关引脚;中断I/O口;电源引脚;§3-2 内部寄存器;条件码寄存器CCR：包括5个状态指示器、两个中断屏蔽位、STOP指令控制位。;§3-3 堆栈;栈区必须在程序开始部分在内部RAM区指定，即SP的初始化。 中断进栈举例：执行到$80F0处的程序时，CPU响应中断，且此时SP的内容（栈顶）为$3F00，则;§3-4 内部存储器—基本内存空间;;存储器容量寄存器;存储器容量寄存器;寄存器区映射寄存器－INITRG;RAM映射寄存器－INITRM;EEPROM映射寄存器－INITEE;存储器优先级;§3-5 复位及时钟—复位;振荡器和时钟电路;时钟初始化寄存器－共5个;（2）时钟合成寄存器（SYNR）－低6位有效，有效值0～63。 （3）时钟分频寄存器（REFDV）－低4位有效，有效值0～15。;;PLL例子;;RTR[6:4]——实时中断预分频选择位 RTR[3:0]——实时中断分频系数选择位 时钟源是外部振荡器 RTI超时周期设置参照表：(具体见S12CRGV4.pdf的第23页);RTI程序举例;COP（看门狗）相关寄存器;软件中断（SWI）－内部中断源 非法指令陷阱－内部中断源 非屏蔽中断（ ）－外部中断源 一次操作机会，打开后不能关闭。 可屏蔽中断 除上面三种类型的，其余均为可屏蔽中断。其 中 为外部中断源，其余均为内部中断源。 注：（1）每个可屏蔽中断受两层控制，一是全局中断屏 蔽位，即CCR中的I位；二是各个中断源相关的 本地控制位。 （2）各个中断源、中断向量表以及优先级见教材55页 表2-8。; 边沿触发允许位 0＝ 引脚低电平触发 1＝ 引脚下降沿触发;注：任何一个可屏蔽中断源都可通过HPRIO设定为最高优先级， 其余中断源的相对优先级保持不变。;§3-7 MC9S12单片机最小系统硬件设计——以MC9S12DG128为例;;;谢谢！