重掺杂衬底CMOS 电路的衬底噪声耦合模型The - 中国显微图像网.PDF

重掺杂衬底CMOS电路的衬底噪声耦合模型 The Substrate Crosstalk Resistance Mesh Model for heavily doped substrate CMOS circuit 作者 ： 程绮文 张耀辉 (中国科学院苏州纳米技术与纳米仿生研究所，江苏苏州，215125 中国科学院半导体研究所 北京 100080 中国科学院研究生院 北京 100080) 作者简介：程绮文（1984-），男，江西人，中国科学院苏州纳米技术与纳米仿生研究所硕士 研究生，研究方向为模拟及混合信号集成电路。 张耀辉，男，中国科学院苏州纳米技术与纳米仿生研究所研究员，博士生导师。近期研究方 向：模拟以及数模混合集成电路设计。 Cheng Qiwen(1984-),born in Jiangxi province, master candidate in Suzhou Institute of Nano-tech and Nano-bionics of CAS,research focuses in analog and mixed-signal integrated circuits. Zhang Yaohui ，PH.D. Professor in Suzhou Institute of Nano-tech and Nano-bionics of CAS, research interest includes design of analog and mixed-signal systems. 摘要-- 本文为研究重掺杂衬底 CMOS工艺中的耦合噪声建立了一个准确的衬底模型。该模型 需要几个拟合的参数，可以从器件模拟或是实际测量中得到。基于 CMOS 0.35um 工艺，设计 了一个带隙电压源电路，加入衬底电阻网格模型，对比了 SPICE 和实际测试的结果，验证了 模型准确性，并探讨了衬底噪声的特性。 关键词： 衬底噪声 CMOS 集成电路 电阻网格模型 中图法分类号:TN43 文献标识码:A Abstract—An accurate substrate crosstalk coupling model for heavily doped CMOS processes is presented. The model requires several parameters which can be extracted from a few of simple device simulations or measurements. The model is validated by the comparison of the test and simulation result form a bandgap circuit. The substrate mesh model is add into the circuit in the simulation. We also study the characteristics of substrate crosstalk. Keywords: substrate crosstalk CMOS integrated circuit resistance mesh model 一 介绍 随着 CMOS 工艺特征尺寸的缩小，可以把系统集成在一个衬底芯片上（SOC）。系统里包 括模拟部分，数字部分，和 RF 电路。由于 Si 衬底的非绝缘性，数字电路状态的变化所产 生的噪声，通过向衬底注入电流，从而引起衬底电压的变化。这种衬底中的假信号称为衬底 噪声，它们会耦合到精度要求很高的模拟电路中，从而严重降低模拟部分的性能。随着大规 模 SOC 的发展，衬底噪声的危害越来越大，已成为不容忽视的问题[1]。 衬底噪声建模的方法有如下几种：1，有限元（FEM）[2][3]，2 边界元[4]。这两种方 法由于涉及非常大的矩阵运算，计算量很大，在实际应用中只能对小规模电路进行分析。 本文针对重掺杂 CMOS 工艺建立了一个准确而且快速的衬底模型，并可以应用到多个不 同大小的接触存在的情况， 并在频域上研究了衬底噪声的特性。