dxp网表和设计规则检查.pdfVIP

Protel 网表 和设计规则检查功能 C-Design Mar 14 2008 声 明 本文为作者原创作品，公开发布在本人 主页上。 本文仅供学习参考之用，未经作者书面许 可，不得用于商业目的或出版。 欢迎其他网站转载本文档，但应保证其 所有部分的完整性。 C-Design Mar 14 2008 避免印刷电路板绘制错误的技巧 ——使用 Protel99 SE 的设计规则检查和网络表比对功能 随着印刷电路板制作成本的下降和实验电路复杂性的逐渐加大，电子爱好者开始逐渐告 别“刀耕火种”的原始手工制板时代。然而复杂的布线工作之后，若不加以严格的检查，总 会有漏网的设计错误遗留在电路板上。 本文以仍然在广范使用的 Protel99SE 软件为例，说明了如何在印刷电路板绘制完成之后 用软件进行设计检查，以确保交付给厂家的文件中没有“低级错误”。请注意，设计规则只 能对电路板本身绘制中的失误进行检查，这种设计规则无法检查出电路设计中的原理性错 误。 我们以一个简单的电路（图①）为例来看一下这种检查是如何实现的。 电路板的设计规则在开始绘制时就应当设置完成，在PCB 设计界面下使用快捷键 D-R 即可打开设计规则对话框（图②） 最常用的设计规则包括 Routing 页签下的 Clearance Constraint （最小间距）、Width Constraint （线宽），Placement 页签下的 ComponentClearance （元件间距）等，其中最后一个规则通常 图① 可以不使用。 图② 在电路板设计完成后，调出上面的设计规则对话框，单击左下角的 Run DRC…按钮将弹 出 Design Rule Check 对话框（图③）在这个对话框中将选择需要检查的设计项目，一般情 况下可以保持默认设置。单击这个窗口左下角的 Run DRC 按钮就可以运行设计规则检查， 运行完成后将给出下面的报告： Protel Design System Design Rule Check PCB File : Documents\例子.PCB Date : 22-Sep-2007 Time : 21:44:06 Processing Rule : Width Constraint (Min=10mil) (Max=40mil) (Prefered=25mil) (On the board ) Rule Violations :0 Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (On the board ) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (On the board ),(On the board ) Rule Violations :0 Processing Rule : Broken-Net Constraint ( (On the board ) ) Rule Violations :0 Processing Rule : Short-Circuit Constraint (Allowed=Not Allowed) (On the board ),(On the board ) Rule Violations :0 Violations Detected : 0 Time El