- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
JTAG引脚定义和各种JTAG引脚序号和引脚名对应关系
JTAG的引脚定义与各种JTAG的引脚序号与引脚名的对应关系
?
JTAG有10pin的、14pin的和20pin的,尽管引脚数和引脚的排列顺序不同,但是其中有一些引脚是一样的,各个引脚的定义如下。
一、引脚定义???Test Clock Input (TCK) -----强制要求1
TCK在IEEE 1149.1标准里是强制要求的。TCK为TAP的操作提供了一个独立的、基本的时钟信号,TAP的所有操作都是通过这个时钟信号来驱动的。
???Test Mode Selection Input (TMS) -----强制要求2
TMS信号在TCK的上升沿有效。TMS在IEEE 1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号,可以控制TAP在不同的状态间相互转换。
???Test Data Input (TDI) -----强制要求3
TDI在IEEE 1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。
???Test Data Output (TDO) -----强制要求4
TDO在IEEE 1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱动)。
???Test Reset Input (TRST) ----可选项1
这个信号接口在IEEE 1149.1标准里是可选的,并不是强制要求的。TRST可以用来对TAP Controller进行复位(初始化)。因为通过TMS也可以对TAP Controll进行复位(初始化)。所以有四线JTAG与五线JTAG之分。
???(VTREF) -----强制要求5
????? 接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平(比如3.3V还是5.0V?)
???Return Test Clock ( RTCK) ----可选项2
可选项,由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
???System Reset ( nSRST)----可选项3
可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况,为了防止误触发应在目标端加上适当的上拉电阻。
???USER IN
用户自定义输入。可以接到一个IO上,用来接受上位机的控制。
???USER OUT
用户自定义输出。可以接到一个IO上,用来向上位机的反馈一个状态
由于JTAG经常使用排线连接,为了增强抗干扰能力,在每条信号线间加上地线就出现了这种20针的接口。但事实上,RTCK、USER IN、USER OUT 一般都不使用,于是还有一种14针的接口。对于实际开发应用来说,由于实验室电源稳定,电磁环境较好,干扰不大。
?
二、20pin、14pin及10pin JTAG的引脚名称与序号对应关系
最初制定的20脚的Jtag头,管脚序号与信号的对应关系如下:
值得注意的是,不同的IC公司会自己定义自家产品专属的Jtag头,来下载或调试程序。下面是两大FPGA供应商Altera和Xilinx各自下载线的Jtag头的管脚图:
?????Xilinx的Cable IV下载线14脚的Jtag头管脚图:
???
Altera的ByteBlast-II下载线的Jtag头管脚图:
?????
注意:上述贴图中的JTAG的信号排列仅代表厂商的做法,不代表所有的厂商都是如此规定的。
嵌入式系统中常用的20pin和10pin JTAG的信号排列如下:
需要说明的是,上述Jtag头的管脚名称是对IC而言的。例如TDI脚,表示该脚应该与IC上的TDI脚相连,而不是表示数据从该脚进入download cable。
文档评论(0)