4 Gbps低功耗并串转换CMOS集成电路 4 Gbps Low Power Serializer CMOS IC.pdfVIP

下载本文档

9
0
约1.33万字
约 4页
2017-08-12 发布于上海
举报
版权申诉

4 Gbps低功耗并串转换CMOS集成电路 4 Gbps Low Power Serializer CMOS IC.pdf

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

4 Gbps低功耗并串转换CMOS集成电路 4 Gbps Low Power Serializer CMOS IC

第9卷，第2期电子与封装总第70期 Vbl．9．No．2 2009年2月 ELECTRONICSPACKAGING 《≤眇≮黟i遗》蟪／； 4 S集成电路 Gbps低功耗并串转换CMO 卞振鹏，姚若河，郑学仁 (华南理工大学微电子研究所，广州510640) 摘要：为满足传输数据的高速低功耗的要求，文章设计了一种半速率时钟驱动的二级多路选择开关式的10：l并串转换器。第一级为两个5：1的并行串化器，共用一个多相发生器。多相发生器由五个动态D触发器构成。第二级为一个2：1的并行串化器。采用半速率时钟、多路选择开关结构降低了大部分电路的工作频率，降低了工艺要求，也降低了功耗。通过调整时钟与数据间的相位关系，提高相位裕度，降低了数据抖动。采用1．8VO．18“m CMOS工艺进行设计。用Hspice仿真器在各种PVT情况下做了仿真，结果表明该转换器在输出4Gbps数据时平均功耗为395“W，抖动 18s～。关键词：并串转换器；高速；低功耗；多相时钟发生器；cMOS 中图分类号：TN43 文献标识码：A 文章编号：1681—1070(2009)02—0021—03 4 LowPowerSeriaⅡzerCMoSIC Gbps BMN Xue-ren Ruo．he，ZHENG zhen—peng，YA0 1064 1，∞f聍日) (砌sf泐把Q厂施c加e彪c加以fcs，勋甜历∞f”d溉fw坶砂Q厂死c而聆DfD∥，G“d门gz矗o“5 10-bitserializerwas inordertomeetthedemand and Abstract：Atwo—stagemultiphase designed oflow_powef transmission．ItisdriVenhalfrateclock．Thefirst isconstructedtwo5：l high-speed by stage by multiphase sharea ciock cIock isconst九lcted5 serializers，whjchmuItiphasegenerator．Themul石phasegenerator bydy— namicD secondisa2：1 halfmtclockand t)，pe Flip—Flops．Thestage multiphaseserializer．Using muniphase decreaSesthe ofmost makes decreasesthe speed modules，whichprocesseasier，and powerconsumption．The isreduced