BCH编译码器的FPGA设计及SoPC验证 FPGA design and SoPC verification of BCH encoderdecoder.pdfVIP

下载本文档

9
0
约7.62千字
约 3页
2017-08-12 发布于上海
举报
版权申诉

BCH编译码器的FPGA设计及SoPC验证 FPGA design and SoPC verification of BCH encoderdecoder.pdf

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

BCH编译码器的FPGA设计及SoPC验证 FPGA design and SoPC verification of BCH encoderdecoder

倒显噩巫。中国大学生电子设计文章竞赛2012拈—————————一蔡恒，崔雪楠，盂虹兆，黄启俊，常胜 (武汉大学物理科学与技术学院微电子学与固体电子学，湖北武汉430072) 摘要：针对NANDnash应用，完成了并行化BCH编译码器硬件设计。采用寄存器传擒级硬件描算法在FPGA上的硬件实现。相比于传统串行实现方案，采用并行化实现提高了编译码器的速度。搭法的验证，具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。关键词：并行化；BCH；FPGA；优化；SoPC 中圈分类号：盱391 文献标识码：A 文章编号：0258—7998(2012)06—0015—03 FPGA andSoPCverificationofBCHencoder／decoder design Cai Heng，CuiXuenan，MengHongzhao，HuangQijnn，ChangSheng ofElectronicsScienceand of and (Department Technology，SchoolPhysicsTechnology，WuhanUniversity， Wuhan 430072，China) of Abstract：ParallelstrttcturesBCHencederldecoderam ofNANDn∞h．The iscOtll- implemented，for design application of吣Rcircuit moduleandChiensearch mdescribed module．syndrome posed solvingmodule，keyequationsolving module．They in andrealizedOilH，GA an SoPc level isverifiedon embedded thecontrd register—transfer pla商orm．Thedesign platform．Under ofNias c曲be tested．Thisembeddedtest hasthevirtueof test CPU，BCHalgorithm efficiently syslem eonfigurableenvironment， test—vector and higll coverage test]31oc嘲． intelligent Keywords：parallelizafion；BCH；nBA；optimization；SoPC 随着科技进步和信息化的快速发展，如何在海量数据存储中确保数据不出错成为众人关心的问题。作为广泛应用于U盘、固态硬盘等电子产品的一种非易失性存编译器设计，并利用SoPcBuilder搭建了验证平台，在 Nios 储奔，NANDFlash由于其结构的特殊性，在进行擦写操 II处理器的控制下能高效地完成BCH编译码算法作时易产生错误，故需要引入错误校验机制。早期使用的验证，具有测试环境可配置、测试向量覆盖率高、测试 SLC工艺的NANDR船h通常采用汉明码(ECC)校验。流程智能化的特点。但是无法纠正Ibit以上的错误。现今的MLC工艺多采1 BCH编译码FPGA