DDS信号的杂散及抑制分析 Analysis on Restrain Dispersion of DDS Signals.pdfVIP

第34卷第9期 电子工蠢师 V01．34No．9 2008年9月 ELECTRONICENGINEER Sep．2008 DDS信号的杂散及抑制分析 祝敏，高志辉 (湖南永州职业技术学院，湖南省永州市425006) 摘要：DDS(直接数字频率合成器)技术由于有诸多优点而得到广泛的应用。但因其固有的数 字特性，使其输出信号存在大量的杂散，如何抑制DDS技术产生的杂散问题，是当前研究的热点问题 之一。文中在介绍DDS工作原理的基础上，分析了其输出频谱杂散的来源，进而提出了几种抑制杂散 的方法，通过加扰动源破坏杂散的周期性，压缩数据和增大ROM的相对容量等，有效地改善了DDS频 谱质量，对基于DDS技术的频率源的设计有一定的实用性和指导意义。 关键词：DDS；幅度压缩；DAC平衡；杂散抑制 中图分类号iTN741 具体工作过程：在时钟脉冲．疋的控制下，Ⅳ位加法 O引言 器将频率控制数据K与累加寄存器输出的累加相位 基于波形存储的DDS(直接数字频率合成器)技数据相加，把相加后的结果送累加寄存器的输入端。 术具有频率转换时问短、频率分辨率高、输出相位连 累加寄存器一方面将在上一时钟周期作用后产生的新 续、稳定度高、可编程、全数字化、易集成等突出优点， 相位数据反馈到加法器的输入端，使加法器在下一时 因而得到广泛的应用。但是，由于DDS数字化实现的 钟的作用下继续与频率控制数据K相加，另一方面将 固有特点，决定了其输出信号频谱杂散较大。如何抑 这个值作为取样地址值送人幅度／相位转换电路(波 制DDS输出频谱中的杂散就成为了研究的热点。本 形存储器)，幅度／相位转换电路根据这个地址值输出 文对DDS原理和误差来源进行分析，介绍采用抖动注 相应的波形数据。最后经DAC和低通滤波器将波形 入、ROM存储压缩、平衡DAC(D／A转换器)结构等抑数据转换成所需要的模拟波形。相位累加器在基准时 制杂散的方法。 钟作用下，进行线性相位累加，当相位累加器加满量时 就会产生一次溢出，这样就完成了一个周期，这个周期 1 DDS基本工作原理 就是DDS信号的频率周期。其频率工与时钟频率工 DDS是一种从相位概念出发直接合成所需波形 及相位累加器位数Ⅳ之间的关系满足上=kfo／2“。 的数字频率合成技术。电路一般包括基准时钟、频率 累加器、相位累加器、幅度／相位转换电路、DAC和低 fJ2“，故当基准时钟频率一定时，频率分辨率决定于 通滤波器。频率累加器对输入信号进行累加运算，产 相位累加器的位数。由fo=蜕／2Ⅳ可知，通过设定相 生频率控制数据(相位步进量)，相位累加器由Ⅳ位全 位累加器位数Ⅳ、频率控制字K和基准时钟上，可以获 加器和Ⅳ位累加寄存器级联而成，对代表频率的二进 得任意频率的信号。 制码进行累加运算，产生后面波形存储器所需的查表 2 DDS输出信号的杂散分析 地址。幅度／相位转换电路实质上是一个波形存储器， 以供查表使用。读出的数据送入DAC和低通滤波器。 实际DDS的输出频谱总是含有杂散频谱，其杂散 DDS的工作原理如图1所示。 的来源主要有以下3个方面： a)相位截断误差。在应用中，通常要求DDS有较 位累加器有较大的位数，如常用的N=32，48。由于受