LTE基站中PDSCH高效并行计算的FPGA实现 FPGA Implementation of High Efficiency Parallel Computing of PDSCH in LTE Systems.pdfVIP

下载本文档

3
0
约 5页
2017-08-12 发布于上海
举报
版权申诉

LTE基站中PDSCH高效并行计算的FPGA实现 FPGA Implementation of High Efficiency Parallel Computing of PDSCH in LTE Systems.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

LTE基站中PDSCH高效并行计算的FPGA实现 FPGA Implementation of High Efficiency Parallel Computing of PDSCH in LTE Systems

廖晓强Ⅵ，钱俊伟2，朱字霞” (I．武汉邮电科学研究院。湖北武汉430074；2．北京北方烽火科技有限公司，北京100085) 其并行运算是基于现场可编程门阵列(FPCA)的。由于下行控制信道中数据流量相对下行共享信道偏少，为了保证控制信道与共享信道下行数据的时序对齐。并且最大程度上节省硬件资源，以满足LTE系统测试要求，必须采用并行计算的处理方式。采用VHDL语言在Xilivx公司的Virtex一6系列FPGA芯片内成功对该方案进行了验证，并对其进行优化。【关键词】物理下行共享信道；循环冗余校验；Turbo编码；速率匹配；现场可编程门阵列【中图分类号】TN914．91 【文献标识码】A FPGA of Parallel ofPDSCHinLTE ImplementationHighEfficiencyComputing Systems LIAO Yuxial’2 Junweil．ZHU Xiaoqiang‘2。QIAN ReseⅡrchInstitute and (J．Wuhan ofPostTelecommunications，Wuhan430074，China； NorthernFiberHome 2．Beijing TechnologiesCo，Ltd．＆耐ng100085，Ch／na， of onFPGA methodbit—level ofthePDSCHbased in3GPPLIEeNodeBis ofless 【Abstract】Aparallelcomputing sivaprooe％ing presented．Because damtr／l侬CinPDCCH to isIlsedinm．fjertomakeStilethedata ofPDCCHandPDSCHa』e and compared 8Jigged PDSCH．the．parallelcomputing timing aresaved the is hardwaremuiceB tomeet ofLTE teat．Themethod and OnVirtex-6n，GAof greatly requirementsystem successfullyprovedoptimized XilinxVHDL． by 【Keywords】PDSCH；CRC；Tud)oencoding；ratematching；FTC_,A 使用FPGA实现LTE基站系统的全部下行信道(包括物理下行共享信道PDSCH、物理广播信道PBCH、物理多播信道PMCH、物理下行控制信道PDCCH、物理控制格据MAC下发的信息，完成速率匹配的过程。上述过程是对数据流的处理过程，使用FPGA完成上式指示信道PCFICH、物理HARQ指示信道PHICH)的数据处理过程，已是当下解决方案的趋势。FPGA相对于述过程时，不可能完伞按照该过程来实现，这样有悖于资 DSP的优势在于具有良好的时序控制能力，由于媒体接入源最优化利用的设计原则。由于整个下行信道处理部分控制(MAC)层在整个下行链路中执行的调度任务繁重，全部由FPGA完成，因此对于片上逻辑资源以及存储资源假设在MAC调度效率已经足够高的情况下，为保证演进的分配，需要在设计前重点考虑。型UMT