Mentor Graphics支持三星14nmIC制造工艺平台问世.pdfVIP

  • 2
  • 0
  • 约 1页
  • 2017-08-12 发布于上海
  • 举报

Mentor Graphics支持三星14nmIC制造工艺平台问世.pdf

Mentor Graphics支持三星14nmIC制造工艺平台问世

lid 电 子 工 业 董 用 设 备 · 行业快讯 · 38.5%至 2.071亿台。AmazonKindleFire、Google 的巨大商机,同时白牌平板电脑市场的表现也高 Nexus7和 AppleiPadMini所取得的成功证 明了 于预期,这带动 了整体预测的提升。 那些价位合适、体积更小的平板电脑产品蕴含着 (出自:ZDNet) . S Ment。rGraphics支持三星14nmIc制造工艺平台问世-_上 明导公司 (MentorGraphicsCorp)日前宣 反馈信息,并就消除DFM 光刻差错提供具体指 布,用 以支持三星 14nnlIC制造工艺的综合设 导,以便更快、更精确地修复差错。用于LVS和提 计、制造与后流片实现 (posttapeout)平台问世,这 取的 Calibre工具经过 了校准,以确保符合三星 一 平台能够为客户提供完整的从设计到晶圆的并 FinFETs的精确设计和寄生模型,消除使用其他工 行流程,使早期加工成为可能。完全可互操作的 具可能产生的有重大影响的 “重复计数”。而且, Mentor流程可帮助客户实现快速设计周期和晶圆 CalibreSmartFill还通过智能布局填充结构以实现 生产的一次性成功。 平面性来确保在设计中不会出现 CMP问题,同时 明导专门用于三星 14nm 晶圆优化的解决方 最小程度地减少时序 问题。 案,包含设计规则检查 (DRC)、LVS查验、提取、 之前在 Tessent单元识别 (cel1.aware)测试工 可制造性设计 (DFM)和先进填充等功能的Cali. 具方面的合作,提高了14nm 的新单元内部结构 bre平台,以及 Tessent可测试性设计 (DFT)套件 的测试质量,并且提高了测试向量压缩,从而控制 和 良率分析工具。 较大的14nlTl晶圆设计的测试成本。明导与三星 Calibre平 台创建了分解后的双重图形 (DP) 还通过在 Tessent工具与Calibre图形匹配设施之 版图,符合三星所有 14am光刻技术的要求,并且 间交换信息,在设计收尾过程中利用生产测试诊 专为三星的掩模综合和 OPC工艺作了微调,后者 断来迅速识别并消除因设计原因造成的良率限制 在 14rim 中的工艺也由明导提供。这一平台还能 问题 。 快速 向设计师提供关于FinFETs复杂设计规则的 (出自:IC设计与制造) rS。c已有眉目微细化至10nm无需3D晶体管-J SoC(systemonachip)是智能手机及平板电脑等 说,这将是很好的选择。 移动产品的心脏。推动其低成本化和高性能化的微 在成本和性能方面优于FinFET 细化技术又有了新选择。那就是最近意法半导体 FDSOI是用很薄的氧化膜 (buriedoxide:BOx) (sT)已开始面向28nm工艺SoC量产的完全耗尽 将晶体管的管体 (沟道)和Si基板隔开,将管体减 型SOI(fullydepletedsilicononinsulator~FDSOI)技术。 薄至几纳米厚,从而使沟道完全耗尽的技术。这与 如果采用FDSOI技术 ,无需使晶体管立体化 沟道立体化以使其耗尽的三维晶体管 (FinFET)一 便可继续推进 SoC微细化至 10am工艺左右。由 样,能够有效抑制随着栅极长度变短、漏 电流增大 于可 以沿用原有半导体制造技术和设计技术,因 的短沟道效应。 此无需很多成本即可继续推进微细化。对于希望 制造 FDSOI需要比S

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档