FPGA综合设计(原创).docxVIP

FPGA综合实验（2016~2017第二学期）学 院 名 称：电气与自动化工程学院 专 业（班级）： 姓 名（学号）：起讫日期：2017年 5月21日－2017年 7月11日 指导教师：系（教研室）负责人：下发任务书日期 2017年 5月21日目录实验一 Quartus II和EDA实验箱使用练习 与门3实验二111. 3-8译码器112. 同步十进制加法计数器123. 同步六十进制计数器12实验三131. 十二进制计数器132. 二十四进制计数器133. 一百进制计数器14实验四 数码管的显示15实验五 频率计的设计161. 总体思路162.模块详细说明173. 整体电路图194. 实验波形仿真图20总结21实验一 Quartus II和EDA实验箱使用练习 与门创建工程打开quartus II，选择File -New Project Wizard，出现New project introduction页面，点击NEXT，依次填写工作目录、工程名、实体名，指定目标器件，选择NEXT，出现工程总结页面，点击Finish完成创建工程。图1.1.1图1.1.2图1.1.3 填写工作目录、工程名图1.1.4 指定目标器件图1.1.5 工程总结页面设计输入选择File -New，在弹出的页面中选择Block Diagram/Schematic File，进入原理图编辑界面，放置元器件并命名管脚，保存图形文件，并加入当前工程。图1.2.1图1.2.2 选择Block Diagram/Schematic File图1.2.3 原理图编辑界面图1.2.4 放置元器件图1.2.5图1.2.6 保存图形文件编译点击Processing -Start Compilation，若电路无错，将生成拓展名为.sof的文件。图1.3.1图1.3.2 生成拓展名为.sof的文件时序仿真建立波形文件，点击File -New，选择Vector Waveform File，指定仿真结束时间和网格宽度，将端口调入仿真波形，编辑输入波形，进行时序仿真。图1.4.1图1.4.2 选择Vector Waveform File 图1.4.3 指定仿真结束时间图1.4.5 指定仿真结束时间 图1.4.6 指定网格宽度图1.4.7 图1.4.8图1.4.9 设置a端口周期 图1.4.10 设置b端口周期图1.4.11 点击Start Simulation进行仿真图1.4.12 仿真波形管脚分配通过管脚分配将图形文件中的输入输出端口与PLD器件的管脚建立对应关系。选择Assignment -Pin进行分配，管脚分配好后再编译，将管脚对应关系存入设计，并产生后缀为.sof的文件。编译正确后，就可将设计下载到PLD器件上进行验证。图1.5.1图1.5.2 管脚分配图1.5.3 管脚分配后的原理图6.下载关闭试验箱电源，用USB接口连接计算机和目标器件的JTAG口，打开试验箱电源，选择Tool-Programmer，在下载之前， 首先需要进行硬件设置，点击界面中“Hardware Setup”按钮，在 “Hardware Settings”项中，找到“Currently selected hardware”选项，选中“USB blaster”后再点击“close”退出，完成硬件设置。将编程模式确定为“JTAG”，并在“Program/Configure”复选框内打“√”点击Start进行下载。图1.6.1 图1.6.2 设置下载界面图 1.6.3下载设备设置为“USB-Blaster”图1.6.4 点击Start进行下载在实验箱上进行实验验证设计文件下载至目标芯片后，根据步骤5管脚分配的结果，改变数据开关的电平，验证发光管的状态是否正确。硬件系统示意图如图，图中所示的 Y 对应于实验箱上的发光二极管 LED7，a，b 对应于实验箱上的电平开关 S11，S10。图 1.7.1 实验连接示意图当S11为0，S10为0时LED7不亮；S11为1，S10为0时LED7不亮；S11为0，S10为1时LED7不亮；S11为1，S10为1时LED7亮，为与门的功能。实验二1. 3-8译码器由8个三输入与门分别输出A2、A1、A0组成的8个不同得最小项构成3-8译码器。图2.1.1 3-8译码器bdf图同步十进制加法计数器由74161通过置数