存储器技术研究的.doc

计算机组成原理(论 文) 系 别 专 业 学 号 姓 名 指导教师 2013 年 月 日 存储器技术研究 摘要： 当今社会，微型计算机已经走进千家万户，随着人们生活水平的提高，人们对计算机的功能提出了更高的需求。在此过程中，存储器越来越受到人们的关注。现在，我们将对存储器的知识做一些相关介绍。 ?? 关键字：DRAM技术 SRAM技术 嵌入式处理机存储器技术 ?Abstract： Todays society, a microcomputer had entered innumberable families, with the improvement of peoples living standard, people function put forward higher demand for computer. In this process, the memory more and more get the attention of people. Now, we will do some related to the knowledge of the memory is introduced. Keyword：DRAM technology SRAM technology Embedded processor storage technology DRAM技术 自从1975年之后，每一台桌面处理器或是服务器的主存都是由DRAM组成的。随着DRAM容量的增大，地址线的根数相应也需要增加，从而导致地址线的封装成本过高。一种解决的方法是采用多路复用技术，使地址线减少一半。给出了DRAM的基本组织结构。一个地址分两部分传送，在行选通（RAS）方式下传送前一半地址，而后在列选通（CAS）方式下传送后一半地址。这种方法的原理是基于存储器内部组织结构的，因为存储位是按行列组织的矩阵形式摆放的。 64兆位DRAM内部结构。 DRAM在内部可以使用和选择不同存储阵列。例如，可以用256个1024×1024的阵列或16个2048×2048阵列代替一个16,384×16,384的阵列。 对DRAM的另一个需求得自于它的第一个字母D——动态特性。为了在一块芯片中存储尽可能多的信息，DRAM只使用一个晶体管来存储一位信息，但是这样做的后果是：在读取这一位时可能会破坏该信息。为了防止信息丢失，每一位必须被周期性地刷新。幸运的是，一行中的所有位在读取这一行时可以被同时刷新。因此，存储系统中每一个DRAM必须在某一时间窗口内（如8微秒）定期地访问每一行。在存储器的控制电路中有专门的硬件来周期性地刷新DRAM。 DRAM的这一特点意味着存储器系统在它发信号进行芯片刷新的瞬间是不可用的。刷新所需要的常规时间为访问全部DRAM内容（包括RAS和CAS）所需时间的总和。由于DRAM中的存储器矩阵是一个平方的概念，刷新所需的步数通常为DRAM容量的平方根。DRAM设计者通常力求使存储器刷新时间小于存储器工作总时间的5%。 前面的章节里把主存储器的运作比作一辆瑞士火车，根据时间表始终如一地把货物准确地送到目的地。但是DRAM的刷新需求使这种理想的比喻难以实现，因为某些存取操作比其他操作要长的多。所以，刷新也是造成存储器执行时间不一致、并导致Cache缺失代价变化的原因之一。 Amdahl提出过一个著名的拇指规则：存储器容量应随着CPU速度的提高而线性增大，从而保持一个平衡系统。根据该规则，一个1000MIPS的处理器应该配备1000MB的存储器。基于DRAM的特性，设计者们对这一规则作了一个补充：期望每三年存储容量要增长4倍，或每年增长55%。遗憾的是，DRAM性能增长的速度远低于这一速度。从图可以看到，和存储器执行时间密切相关的行存取时间每年只提高5％，而和存储器带宽密切相关的列访问时间或数据传输时间每年提高的比率要超过10％。 行选通(RAS) 年份 芯片大小 最慢的DRAM(ns) 最快的DRAM(ns) 行选通(CAS)／数据传输时间（ns） 周期时间(ns) 1980 64K bit 180 150 75 250 1983 256K bit 150 120 50 220 1986 1M bit 120 100 25 190 1989 4M bit 100 80 20 165 1993 16M bit 80 60 15