DSP6系统与实验教程_2812的中断.ppt

2812的中断 第六讲 一、2812中断系统结构 可屏蔽中断 INT1～INT12 INT13 INT14 DLOGINT RTOSINT 非屏蔽中断 NMI 硬件复位RS 软中断 非法指令陷阱 中断处理过程： 1、中断源产生中断请求 2、CPU响应中断 可屏蔽中断，检查IER和INTM决定是否响应； 非屏蔽中断，立即响应。 3、中断处理 清未到第二阶段的指令； 自动保存现场 取中断向量送PC； 执行ISR。 T ST0 AH AL PH PL AR1 AR0 DP ST1 DBGSTAT IER PC(msw) PC(lsw) 中断标志寄存器--IFR Dx=1时，对应的中断请求信号已发生； Dx=0时，对应的中断请求信号未发生。 CPU响应中断后，对应的中断标志位自动清0。 中断使能寄存器--IER Dx=1时，对应的中断使能； Dx=0时，对应的中断禁止。 CPU响应中断后，对应的中断允许位自动清0。 操作方式： extern cregister volatile unsigned int IER; IER |= 0x0008; //enable INT4 in IER IER = 0xFFF7; //disable INT4 in IER 调试中断使能寄存器--DEBIER DEBIER用于实时仿真模式时中断使能和禁止，定义同IER。在ST1中还有DEBM屏蔽位。 CPU中断向量及优先级 向量表中存有ISR入口地址。通常使用PIE向量表。 该地址内容3F FC00H送PC 二、2812的PIE模块 3级管理机制：CPU级，PIE级，外设级。 PIE中断源对应的CPU中断 INTx.8 INTx.7 INTx.6 INTx.5 INTx.4 INTx.3 INTx.2 INTx.1 INT1 WAKEINT TINT0 ADCINT XINT2 XINT1 PDPINTB PDPINTA INT2 T1OFINT T1UFINT T1CINT T1PINT CMP3INT CMP2INT CMP1INT INT3 CAPINT3 CAPINT2 CAPINT1 T2OFINT T2UFINT T2CINT T2PINT INT4 T3OFINT T3UFINT T3CINT T3PINT CMP6INT CMP5INT CMP4INT INT5 CAPINT6 CAPINT5 CAPINT4 T4OFINT T4UFINT T4CINT T4PINT INT6 MXINT MRINT SPITXINTA SPIRXINTA INT7 INT8 INT9 SCITXINTB SCIRXINTB SCITXINTA SCIRXINTA INT10 INT11 INT12 ECAN0INT ECAN1INT PIE向量映射(ENPIE=1) INT13 0x00 0D1A XINT1 Interrupt Vector INT14 0x00 0D1C Timer2 – RTOS Vector Datalog 0x00 0D1D Data logging vector …… …… …… USER11 0x00 0D3E User defined TRAP INT1.1 0x00 0D40 PIEINT1.1 interrupt vector …… …… …… …… …… …… INT12.1 0x00 0DF0 PIEINT12.1 interrupt vector INT1.8 0x00 0D4E PIEINT1.8 interrupt vector INT12.8 0x00 0DFE PIEINT12.8 interrupt vector …… …… …… PIE vector address PIE vector Description Not used 0x00 0D00 Reset Vector Never Fetched Here Vector name INT1 0x00 0D02 INT1 re-mapped below …… …… …… re-