基于单片机和FPGA的位同步信号提取毕业论文.docxVIP

基于单片机和FPGA的位同步信号提取毕业论文目 录摘要IAbstractII引言1第1章绪论21.1位同步技术当前的发展21.2 EDA简介31.3 8051型单片机41.4 FPGA器件简介41.4.1 FPGA器件的发展41.4.2 FPGA器件的结构51.4.3 Altera器件及EPM706471.5 FPGA开发过程简介81.6 C语言91.7 VerilogHDL91.8 MAX+PLUS II 概述10第2章系统组成结构112.1 单片机模块112.2键盘模块112.3 测频、输出显示模块122.4 数字锁相环(DPLL)模块13第3章各模块的具体设计及实现143.1 单片机模块的设计与实现143.2 键盘模块的设计与实现153.2.1 设计中问题和解决方法153.2.2 键盘设计的软件设计163.3 测频、输出显示模块的设计与实现173.3.1 测频部分173.3.1.1 测频电路的设计实现173.3.1.2 测频模块的软件设计173.3.2 显示部分183.3.2.17448芯片介绍183.4锁相环模块的设计与实现213.4.1 鉴相器的选择213.4.2 可编程K可逆计数器的设计223.4.3 I/D线路的设计243.4.4 可编程N分频器的设计25第4章位同步信号提取系统整体测试284.1 锁相环的仿真与测试284.2 单片机软件的测试294.3 系统的整体测试31参考文献33致谢34附录A 单片机软件设计程序35附录B FPGA芯片内部模块的Verilog HDL设计58基于单片机和FPGA的位同步信号提取摘 要：本文所设计的位同步系统是使用单片机进行实时控制现场可编程门阵列（FPGA）进行同步的，在此设计中，本文主要做了以下内容：1、单片机实时控制FPGA完成实时频率跟踪测量和自动锁相。2、在FPGA内部，设计有以下两部分：全数字锁相环（DPLL），主要包括数控振荡器、鉴相器、可控模N分频器。LED动态扫描电路、FPGA和单片机的数据接口，以完成两者之间的数据传递。 3、设计辅助电路：键盘、LED显示、信号源等。 4、整体测试表明：系统可以实现10Hz到1MHz的信号同步，键盘及显示电路工作正常。关键字：单片机、电子设计自动化（EDA）、Verilog HDL、数字锁相环According To The MCU And FPGA The Bit Synchronous Signal WithdrawABSTRACT：This text for designing the synchronous system is an usage MCU to control the Fileld Programmable Gate Array(FPGA) really．This design primarily completes missions as below．The MCU complete solid hour measure frequency follow with auto lock the phase．In the FPGA inner part ，the design have below two parts：The Digital Phase Locked Loop(DPLL)，primarly include Digital Controled Oscillatory，Pahse Detector，N Divider．The LED Dynamicly scan and display circuit，Interface circuit between MCU and FPGA．Design assistant electric circuit：The keyboard，LED shows，signal source etc．4、The whole test enunciation：the system can realize 10Hz to 1MHz signal is synchronous，keyboard electric circuit and manifestation electric circuit work is normal．　　KEYWORDS：MCU EDA Verilog HDL DPLL引 言在科学飞速发展的今天，世界已进入了数字化、信息化的时代。其中，通信技术的发展最为迅速。从第一代模拟移动通信，到今年即将运营的3G移动通信，仅仅数年的时间。与此同时，（微）电子技术也在以很快的速度进步着，利用FPGA作原型设计及前期样品生产的作法将会逐渐流行起来。通过使用FPGA/CPLD，可得到降低成本和上市时间快等的好处。数据通信的应用需求量很大，我