数字频率计的硬件编程实现毕业论文.doc

数字频率计的硬件编程实现毕业论文 目 录 1．绪论．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．1 2．硬件电路设计．．．．．．．．．．．．．．．．．．．．．．．．．．．． ...2 §2.1 系统组成．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 §2.2 键盘接口电路．．．．．．．．．．．．．．．．．．．．．．．．．．．．2 §2.3 显示电路3 §2.4 电源模块4 §2.5 测频模块的工作原理及设计5 2.5.1 CPLD的结构与功能介绍 5 CPLD 引脚分布6 2.5.3 测量原理7 2.5.4 CPLD模块逻辑设计8 2.5.5 功能模块电路的设计9 §2.6 单片机主控模块11 2.6.1 AT89C51单片机性能 11 2.6.2 单片机控制电路 .14 §2.7 其它电路16 3．软件设计 .. 17 §3．1 MAX+PlusII 概述 17 §3．2 MAX+PlusII 使用VHDL实现系统功能的全过程18 3．2.1 电子系统的设计方法 18 3．2.2 “自顶向下”与“自底向上”的设计方法19 3．2.3 VHDL 语言简介20 3．2.4 本系统的顶层模块 21 §3. 3 CPLD 模块仿真 23 §3． 4 下载验证 26§3．5 单片机的汇编语言编程26 3．5.1 单片机主程序 .26 3．5.2 键盘扫描子程序31 3．5.3 时间值输入子程序 .31 3．5.4 计算及数值转换子程序 ..32 §3．6 测频精度分析及实验测试32 小 结 35 致 谢．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．． .36 参 考 文 献．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．... ..37 附 录 38 译 文 42  绪 论 随着电子技术与计算机技术的不断发展，以单片机为核心的测量控制系统层出不穷。在被测信号中，较多的是模拟和数字开关信号，而且还经常遇到以频率为参数的被测信号，例如流量、转速、晶体压力传感器以及经过参变量一频率转换后的信号等。对于以频率为参数的被测信号，通常多采用的是测频法或测周法。当被测频率较高时，采用测频法可以得到较高的测频精度:当被测频率较低时，采用测周法可以得到较高的测频精度。但当被测频率变化范围较大时，这两种方法均不能保证整个频率范围的测量精度。 该测频系统的设计扬弃了传统的自下而上的数字电路设计方法，采用先进的EDA技术及自上而下的设计，把资源丰富、控制灵活及良好人机对话功能的AT89C51单片机和具有内部结构重组、现场可编程的CPLD芯片完美的相结合起来，实现了对0. 1Hz至50MHz信号频率的等精度测量。由于CPLD具有连续连接结构，易于预测延时，使电路仿真会更加准确，且编程方便，速度快，集成度高，价格低，从而使系统研制周期大大缩短，产品的性能价格比提高。CPLD芯片采用流行的VHDL语言编程，并在MAX+plus II设计平台上实现了全部编程设计，单片机采用底层汇编语言编程，可以精确地控制测频计数闸门的开启和关闭，从而进一步提高了测量精度。该数字频率计的设计及实现具有良好的应用价值和推广前景。 下面对系统的软硬件设计进行详细论述。 硬件电路设计 §2．1 系统组成 系统组成框图如图2-1所示，其核心部分为单片机和可编程芯片CPLD。所有信号包括基准频率信号、被测信号以及自校输入信号均可在AT89C51单片机的控制下送入CPLD芯片中，单片机将每次测试结果读入内存RAM中，经运算处理后，以十进制的形式送到8位数码管显示电路显示。键盘控制命令通过一片74LS165并入串出移位寄存器读入单片机，实现测频、测脉宽及测占空比等功能。 图2-1 系统框图 Fig.2-1 Diagram of System §2.2 键盘接口电路 键盘接口电路如图1-2所示。键盘控制命令由并入串出移位寄存器74LS165读入。当某一键盘按下时，该线为低电平，在单片机主程序中置P3. 2为‘0，将键值置入，然后再将P3. 2与P3. 5口置‘1’，将键盘值读