基于片上存储器的sdram换行访问低功耗设计策略 low power design of sdram page breaks access based on on-chip memory.pdfVIP

第12卷第5期 电路与系统学报 vol12 No．5 2007年lO月 JoURNALoFCIRCUITSANDSYSTEMS Octobcr，2007 文章编号l l∞7．0249(2007)05—0012-06 基于片上存储器的SDRAM换行访问低功耗设计策略‘ 张宇， 凌明， 浦汉来， 周凡 (东南大学舀塞专用集成电路系统工程技术研究中心，江苏南京2l∞96) 搞一·在以sDRAM为主的存储系统中，sDRAM的换行访问产生了大量的功耗开销．减少换行次数可以降低存 储系统功耗．本文提出了引入片上存储器来降低sDRAM换行次数的低功耗设计策略．该策略首先对指令执行流进行 分析．并统计出在对堆栈和全局变量的访问时产生了频繁换行；然后将堆栈放入片上堆栈存储器；同时借助有芯片面 积约束的贪婪算法确定了片上数据存储器的大小和所存放的全局变量．实验结果表明．引入较小的片上存储器就使得 换行次数大大降低，功耗显著下降，减少换行访问的功耗平均下降了24％． 关键调t片上存储器；换行；sDRAM 中墨分类号·TP302 文献标识码-A 1 引言 随着多媒体和无线通讯等大量移动设备的广泛应用，系统功耗问题显得越来越突出。其中，70％ 的功耗由存储系统产生，因此，降低存储系统带来的功耗成为了降低整个系统功耗的关键。 在软件上进行动态功耗管理；或者将芯片存储系统部分设计为两级存储，即片上存储和片外存储。片 据进行重新编译，过于复杂且没有通用性。V．Delal％例采用了基于调度器的方法对DRAM进行动态 功耗管理以减少换行，然而该调度器需要借助操作系统中的一个守护进程来实现，很难适用于其它无 操作系统的应用中；P∞da【31将访问频率最高的数据放入sPM中，但是没有对堆栈进行考虑，也没有 没有考虑到堆栈，stefan的这种方法只减少了少部分存储系统功耗，代码却占据了大量的sPM面积。 本文主要针对SDRAM的存储与访问特性，采用引入片上存储的方法来降低换行次数。通过建立 存储模型对产生换行次数的情况进行分析，同时考虑到芯片面积的约束，确定了片上存储的结构和存 放内容。实验结果表明，这种存储系统的低功耗设计策略只使用了面积较少的片上存储器，达到了减 少大量换行的作用，使得整个存储系统功耗明显降低，平均功耗下降为36％左右。文章结构如下：第 2部分是sDRAM的访问分析和存储系统的模型建立；第3部分是设计策略的算法实现；第4部分给 出了实验的结果；最后是文章的总结。 2 访存分析与存储系统模型的建立 2．1访存分析 必须在激活状态中，当访问其它行时，必须先将已经激活的行通过预充电命令来关闭，再通过激活命 令激活要访问的行。而预充电和激活在sD】队M中产生了大量的功耗，因此，减少换行带来的预充电 ‘t■甘一·2∞5_06-以●订日一，2∞5-07一16 万方数据 第5期 张字等：基于片上存储器的sDRAM换行访问低功耗设计策略 和激活可以减少大量的存 储系统功耗． 在图1．1中，执行三 条指令操作时，如果第二 条取指令与第一和第三条 指令不在同一行内，则当 执行完RD(1)时，需要经 过预充电和对新行的重新 激活这两个过程，才能执 卜一十*一”*em—t，一———÷—————**”m*，一**—————_ 行RD(2)，而执行完RD(2) z不执行撮作 健啊·方城的K度哀乐执廿恢膏辛所精《枘时钟捌期，嘲高度则与功耗峨正比． 以后，要重复刚才的两个 图I 指々在sDRAM中的访问波形图 过程切换到原来的那一行 执行RD(3)。如果这三条指令在同一行内，则执行的效果如图1．2所示，它将省去园换行而带来的激 活和预充电过程，从而降低了大量的功耗，同时也减少了总的指令执行时间。 通过指令流分析，换行情况分为四种； A．SDRAM自刷新(Aut0Re开esh)； B．因函数调用另一个不在同一行内的函数(Funcdoncall)； 行的函数(F。。ctjons。lf)： D．对数据的访问，包括堆