计算机组成原理考试题目(A卷).docx

计算机组成原理测试题A卷二、填空题1、存储器主要用来存放程序和数据。2、CPU从主存取出一条指令并执行该指令的时间叫指令周期，它常用若干个CPU周期【机器周期】来表示，后者又包括若干个时钟周期。3、计算机的主机包括存储器、运算器和控制器。4、输入输出设备的编址方式有I/O接口独立编址和I/O接口与存储器统一编址。三、计算题1、一个组相连映射Cache由64块组成，每组含4块，主存包含4096块，每块由128字组成，访存地址为字地址，试问主存和高速存储器的地址各为几位？解：Cache组数：64/4=16Cache容量：64*128=213字Cache地址：13位主存共分4096/16=56区，每区16块主存容量：4096*128=219字主存地址：19位 地址格式如下：主存字块标记【8位】组地址【4位】字块内地址【7位】2、已知x=2-011 *0.101100,y=2-010 *（-0.011100），计算【x+y】补解：①、对阶：【x】补=11，101；00.101100 【y】补=11，110；11.100100△j=【jx】补-【jy】补=11，101+00，010=11，111 即△j=-1所以将x的尾数向右移1位，阶码加1， 得【x】补’=11，110；00.010110②、求和【Sx】补’+【Sy】补’=00.010110+11.100100=11.111010所以【x+y】补=11，110；11.111010③、规格化：左规三次得：【x+y】=11，011；11.010000④、舍入处理和溢出：无所以x+y=2-101 *（-0.110000）3、某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns，主存的存取周期为200ns，已知在一段给定时间的时间内，CPU共访问内存4500次，其中，340次访问主存，求：⑴、Cache的命中率是多少？⑵、CPU访问内存的平均访问时间是多少？⑶、Cache主存系统的效率是多少？解：⑴、Cache的命中率为：4500/（4500+340）≈0.93⑵、平均访问时间是：45ns * 0.93 + 200ns * （1-0.93）= 55.85ns⑶、由题可知，访问主存时间是访问Cache 时间的4.4倍 200/45=4.4设访问Cache的时间为t，访问主存的时间为4.4t，Cache-主存系统的访问效率为e，则：e = （访问Cache的时间/平均访问时间）* 100% = （t/（0.93*t + (1-0.93)*4.4t））* 100% = 80.78%4、某CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统，假设指令字长，如果主存可直接或间接寻址，采用寄存器—存储器型指令，能直接寻址的最大存储空间是多少？画出指令格式并说明各字段的含义。解：如图采用RS型指令，则此指令一定是以二地址以上的地址格式，指令格式如下：操作码字段OP占6位，因为2^6=64；寄存器编号R占5位，因为2^5=32；间址位I占1位，当I=0，存储器寻址的操作数为直接寻址，当I=1时为间接寻址；形式地址A占20位，可直接寻址220字四、简答题1、指令和数据都存于存储器中，计算机如何区分他们？答：计算机硬件主要通过不同的时间段来区分指令和数据，即：取指周期（或取指微程序）取出的即为指令，执行周期（或相应微程序）取出的即为数据；另外也可以通过地址来源区分，从PC指出的存储单元取出的是指令，由指令地址码部分提供操作数地址。2、please describe the procedure of interrupt processing（请描述中断处理的过程）答：一次中断处理过程简单地归纳为中断请求、中断判优、中断响应、中断服务和中断返回5个阶段3、what is Interrupt implicit instruction ? Please describe its function.（中断隐式指令是什么？请描述其功能）答：中断隐指令：cpu响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的。功能：⑴、保存断点；⑵、暂不允许中断；⑶、引出中断服务程序；4、影响流水线性能的因素有哪些？并简要说明答：通常由于在流水过程中会出现三种相关，使流水线不断流实现起来很困难，这三种相关是结构相关、数据相关和控制相关。结构相关是当多条指令进入流水线后，硬件资源满足不了指令重叠执行的要求时产生的，数据相关是指令在流水线中重叠执行时，当后继指令需要用到前面指令的执行结果时发生的。控制相关是当流水线遇到分支指令和其他改变PC额指令时引起的。五、综合应用题1、某机主存容量为4M*16位，且存储字节长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且