N分频器与设计选读.docVIP

一、实验目的 掌握74190/74191计数器的功能，设计可编程计数器和N分频器，设计(N-1/2)计数器、分频器。 二、实验原理 分频是对输入信号频率分频。 1、CD4017逻辑功能 Cp0 Cp1 Rd Q9-Q1 Co X X 1 0（ Q0=1） 0 ↑ 0 0 每个时钟分别从Q0-Q9一个周期高电平信号 1(Q0-Q4=1时) 0 ↓ 0 每个时钟分别从Q0-Q9一个周期高电平信号 0(Q5-Q9=1时) 0 X 0 保持 X 1 0 保持 2、74190/74191逻辑功能 器件 Cp1 S’ LD’ U’/D D3 D2 D1 D0 Q3n+1 Q2n+1 Q1n+1 Q0n+1 74190(1) X X 0 X D3 D2 D1 D0 D3 D2 D1 D0 74190(1) ↑ 1 1 X X X X X Q3n Q2n Q1n Q0n 74190 ↑ 0 1 0 X X X X 8421BCD加计数 74190 ↑ 0 1 1 X X X X 8421BCD减计数 74191 ↑ 0 1 0 X X X X 四位二进制加计数 74191 ↑ 0 1 1 X X X X 四位二进制减计数 3、集成计数器级联 当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。 4、集成计数器的编程 在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。 5、多片74190/74191计数器级联 可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。 6、74190/74191计数器编程 由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计N进制加法或减法计数器。 N与译码逻辑功能如下。 N 2 3 4 5 6 LD’ (Q1n)’ (Q1nQ0n)’ (Q2n)’ (Q2nQ0n)’ (Q2nQ1n)’ 7 8 9 10 11 (Q2nQ1nQ0n)’ (Q3n)’ (Q3nQ0n)’ (Q3nQ1n)’ (Q3nQ1nQ0n)’ N 12 13 14 15 16 LD’ (Q3nQ2n)’ (Q3nQ2nQ0n)’ (Q3nQ2nQ1n)’ (Q3nQ2nQ1nQ0n)’ 1 7、74191组成(N-1/2)分频器 电路如下图： 计数器的两个循环中，一个循环在Cp的上升沿翻转；另一个是在Cp的下降沿翻转，使计数器的进制减少1/2，达到(N-1/2)分频。 三、实验仪器 1、直流稳压电源 1台 2、信号发生器 1台 3、数字万用表 1台 4、实验箱 1台 5、示波器 1台 四、仿真过程 1、按照CD4017和74191功能表验证其功能。 2、74191组成可编程计数器 (1)构成8421BCD十进制加法计数器，通过实验验证正确性，列出时序表。 设计图如下 仿真波形如下 (2)构成8421BCD十进制减法计数器，通过实验验证正确性，列出时序表。 设计图如下： 仿真波形如下 3、74190级联及编程 (1)构成100进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下 (U8为高位，U10为低位) 仿真波形如下 (2)构成24进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下 仿真波形如下 4、(N-1/2)分频器 (1)构成5进制8421BCD减法计数器，通过实验验证正确性，列出时序表。 设计图如下 仿真波形如下 (2)在上述5进制减法计数器，设计4又1/2分频器，f=100kHz作Cp，用双踪示波器观察记录Cp、Q0-Q3、QT和LD’的波形。 设计图如下： 五、实验结果 1、CD4017组成的7路7节拍的顺序脉冲触发器时序表 Q6 Q5 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 2、74191组成可编程计数器 (1)十进制加法计数器的时序表 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 （2）十进制减法计数器的时序表 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0