芯片实时监测系统及其实现-上海超级计算中心.PDF

高性能计算技术 37 芯片实时监测系统及其实现  李彦哲 尹飞 巨鹏锦 上海高性能集成电路设计中心 上海 201204 yanzhe_li@163.com 摘要： 高性能处理器设计日趋复杂，在流片之前进行大规模软硬件协同验证通常需要一套可观 测系统进行查错支持。本文介绍了一款高性能多核微处理器的实时监测系统实现方法，详细 阐述了该系统的硬件设计基础、软件界面设计以及工作流程。本文所述的监测系统实现了对 FPGA验证和芯片测试的实时监测，使芯片调试及查错更加高效。 关键词：芯片实时监测，内部扫描链 1. 引言 了一套软件系统将监测结果进行实时直观的展示。 随着SoC（System on Chip）技术的不断发展，集 成电路设计规模的不断提升，SoC芯片的研制过程复 2. 芯片实时监测系统的工作原理 杂、周期漫长。在高性能多核处理器的研发中，开 微处理器芯片实时监测系统设计的目的，是 发一种简单、便捷的监测系统，实时显示芯片当前 实时扫描出处理器当前运行的最新状态，并通过所 的运行状态，成为了节省芯片研制周期、降低芯片 扫出的状态判断出处理器运行是否正常。如果处理 开发风险的一个重要选择。如何在芯片的实物验证 器发生故障，监测系统需要提供关键信息的第一现 阶段和实片测试阶段加强其内部可观测性，也成为 场。在处理器的测试阶段，对芯片的运行状态进行 了芯片设计的一个重要方向。本文阐述了一款高性 实时展示；在处理器的调试阶段，可通过提供内部 能多核处理器的芯片实时监测系统的实现，该系统 状态，诊断出处理器硬件或软件设计中存在的问 不仅可用于流片前的FPGA实物平台验证，还可用于 题。实时监测系统工作原理可以简单概括为：在芯 芯片调试，在芯片错误定位中发挥了至关重要的作 片内部设置一套支持实时监测处理器内部状态的硬 用。 件逻辑，芯片内部的硬件逻辑与外部系统监测采集 本文所述的实时监测系统所服务的目标芯片是 器以及监测软件之间相互配合，将处理器内部所有 一款高性能多核处理器，该处理器集成了多个对称 的关键状态信息显示于前端机上。 的处理器核心、四路128位存储控制器、包括PCI- 在使用中，实时监测系统需要与芯片FPGA实物 E与以太网在内的标准I/O接口，并通过两级交叉开关 验证平台或芯片测试平台协同工作。如图1所示，芯 实现片上互连。面对这样一个规模庞大、结构复杂 片实时监测系统主要由芯片内部扫描电路、维护命 的SoC设计，芯片实时监测系统需要解决以下两个方 令控制板和实时监测软件组成。一次实时监测的流 面的问题： 程如下：首先由用户通过软件界面发送监测命令， （1）实时显示当前的处理器各部分的运行状 命令通过维护控制板解析后从IO引脚通知芯片内 态； 部；在芯片的IO引脚返回响应后，响应首先由维护 （2）在处理器发生异常时，尽可能多的提供内 命令控制板解析，继而解析数据再由软件处理，最 部状态信息，帮助设计人员定位错误原因。 后显示在前端控制微机上。在监测系统运行时，这 针对以上需求，监测系统选择了内部扫描链（ 样的实时监测流程被持续不断的依次执行，而用户 [1] Internal作为内部状态的采样方式，并开发 SCAN） 所见的前端机界面上，信号值也不断的被实时更新。 基金项目： 2013年核高基“超级计算机处理器研发”课题_2013ZX01028-001-001-001） 38 《高性能计算发展与应用》 2