集成电路片内铜互连技术的发展.PDF

第 31卷第 4期 微 电 子 学 VoI．31．№1 4 2001年 8月 M cr。PfPclrOH “ Aug·20Ol 文章编号：1004—3365(2001)04—023903 集成电路片内铜互连技术的发展 陈智涛 ，李瑞伟 (清华大学 微电子学研究所，北京 100084) 摘 要 论述7铜互连取代铝互连的主要考虑，介绍7铜及#合仝的淀积、铜图形化方法、以覆铜 与低介 电常教材料 的集成等。综述 7ULSI片内铜互连技术的发展现状 。 关键词； 集成 电路；铜互连{铜淀积；铜图形化；ULSI 中图分类号 ：TN405．97 文献标识码：A State-of-the-ArtoftheOn—ChipCopper InterconnectTechnologyforULSI’s CHEN Zhi—tao，LIRui—wei (Imtitute Micr~electronics，TsmghuaUniversity，Beijing]00084，P R China) Abstract ThereasonforreplacementofA1interconnectwithitsCucounterpartiselaboratedThedeposkion ofcopperanditsalloys，copperpatterning，andtheintegrationoflow—kmaterialintoCu interconnectalrede— scribed-Thestate—of—the—artoltheo13．一chipCuinterconnectforULSIsanditsdevelopmentaresammarizedInthis paper· Keywords： Integratedcffcuit；Copperinterconnect；Copperdeposition；Copperpatterning；ULSI EEACC： 2550F silsesquioxane)等低介 电常数材料取代了体二氧化 1 引 言 硅[，并且正着手把更有潜力的超低介电常数材料 纳米多孔二氧化硅推向实际应用。本文主要对集成 随着集成 电路特征线宽的不断缩小，电路的门 电路片内铜互连技术的发展动态作一简单综述。 延迟越来越小 ，而互连延迟却在逐渐增大_】]。在 目前 的深亚微米ULSI阶段，互连 RC延迟 已经显著大 2 铜互连线结构 于门延迟 ，成为制约集成电路速度进一步提高的瓶 颈。为了降低互连Rc延迟．在设计方面需要对布线 铜，虽然电阻率和 电迁移特性优于铝，但是也有 进行几何优化，在工艺方面需要降低互连线的电阻 不如铝的方面 铜对二氧化硅等材料的粘附性很弱， 率 以及线间电介质 IaLD(IntralayerDielectric)和层 而且在二氧化硅中的扩散系数很大，所以铜互连线 间电介质 IeLD(InterlayerDielectric)的介电常数。 外面需要有一层 DBAP(diffusionbarrierandadhe． 室温下，铝和铜的体电阻率分别约为 2．65ttf~／cm