第六章 微机存储器系统课件.pptVIP

6.1 概述 6.1.1 存储系统的层次结构 6.1.2 存储器的分类 6.1.3 存储器的基本组成 6.1.4 存储器的技术指标 6.2 半导体存储器 6.2.1 RAM 6.2.2 ROM ;学习目标： 了解半导体存储器的分类、组成及组成部件的作用，掌握存储系统的层次结构。 理解SRAM、DRAM芯片的组成特点、工作过程、了解典型芯片的适用范围。 掌握半导体存储器与CPU的连接。;微型机的存储系统;CPU;存储器的层次结构;两大类——内存、外存;高速缓存器Cache;6.1.2 存储器的分类;1、存储体 — 由多个基本存储单元组成，容量即为M×N； 2、地址寄存器（地址锁存器）— 锁存CPU送来的地址信号； 3、地址译码器 — 对地址信号进行译码，选择存储体中要访问的存储单元； 4、读/写驱动电路 — 包括读出放大和写入电路； 5、数据缓冲器 — 芯片数据信号经双向三态门挂在数据总线上，未选中该片，呈高阻状态；;“读”操作工作过程;“写”操作工作过程;6.1.4 存储器的技术指标;D7 … D1D0;例题;例题;区别：芯片的存储容量和微机的存储容量;由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元。;半导体存储器;双极型RAM的特点： 存取速度高； 集成度较低(与MOS相比)； 功耗大； 成本高。 所以，双极型RAM主要用在速度要求较高的微型计算机中或作为Cache。 MOS RAM: 静态RAM：速度快（比DRAM快2~3倍），集成度低，价格高。常用于制作Cache 动态RAM：速度低，集成度高，价格低。需要刷新。应用于内存条、显存等。;SRAM（staic RAM）静态RAM 基本存储电路是双稳态电路，由6个MOS场效应晶体管组成。利用半导体触发器的两个稳定状态表示“1”和“0”。如图六管静态存储电路。 ;DRAM（Dynamic RAM）动态RAM;DRAM（内存条）按内存的不同标准分： 》RDRAM 》SDRAM 》DDR SDRAM;SDRAM（Synchronous DRAM）：即“同步动态随机存储器”。它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。 SDRAM内存条的两面都有金手指，是直接插在内存条插槽中的，因此这种结构也叫“双列直插式”，英文名叫“DIMM”。目前绝大部分内存条都采用这种“DIMM”结构。;DDR SDRAM ; Masked ROM（Read-only memory）：掩膜只读存储器，程序在生产时固化，再不能被擦除 PROM：一次性可编程的ROM EPROM (Erasable-and-programmable ROM)：可擦除可编程ROM UVEPROM： 紫外线可擦除的 EEPROM： 电可擦除的 快速擦写存储器Flash Memory ：又称快闪存储器 主要特点：结合各种存储设备的最优特性。高存储密度，低成本，非易失性，快速和电可重编程。 应用场合：586以上的BIOS、数杩相机、MP3播放器等的存储器;EPROM;址湾筐埔罪冉钓殷楷葛札涌醋题恐伟意撅鸦疯监喂矾肿墓斡膜更救软凋瞪第六章 微机存储器系统课件第六章 微机存储器系统课件;闪存的应用;6.3 CPU与存储器的连接;6264芯片与系统的连接; CPU地址线分为两部分：低位地址线连接所有存储器芯片，实现片内寻址；余下的高位地址线作为存储器的片选，实现片间寻址。后者有以下3种方法： （1）线选法 （2）部分译码法 （3）全译码法 ;（1）线选法：用余下的高位地址线，直接作为各个存储器的片选控制信号。此法简单且不需要其它逻辑电路，但未参与片选的高位地址线可以为 0 ，也可以为 1 ，即每个存储单元将对应多个地址。所以地??易产生重叠，且地址空间不连续，不利于存储系统的扩展。;（2）局部译码选择方式（部分译码法） 高位地址线中的某几位（而不是全部高位）经译码器译码，作为存储器的片选信号。 注意：由于高位地址总线未全部使用，对被选中的芯片而言，未参与译码的高位地址线可以为 0 ，也可以为 1 ，即每个存储单元将对应多个地址。线选法和部分译码法存在地址的不连续性和多义性,使寻址空间的利用率降低。;（3）全局译码选择方式（全译码法） 全译码法：将余下的高位地址总线全部参与译码，译码器的输出作为存储器的片选信号。 优点： 所有的地址线均参与片内或片外的地址译码，产生的地址是连续的和唯一的。 可以提供对全部存储空间的寻址能力。 ;6.4.3 常