- 1、本文档共42页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
出租车计价器的设计
目 录
前 言 1
第一章 可编程逻辑器件的发展与现状 2
1.1 可编程逻辑器件和EDA技术的发展概况 2
1.1.1 可编程逻辑器件的发展概况 2
1.1.2 EDA技术发展概况 4
1.2 阵列型可编程逻辑器件 6
1.2.1 简单PLD的基本结构 6
1.2.2 EPLD和CPLD的基本结构 10
1.3 现场可编程门阵列(FPGA) 13
1.3.1 FPGA的分类 13
第二章 MAX+PLUSⅡ开发软件的使用 15
2.1 MAX+PLUSⅡ的安装 15
2.1.1 PC系统配置 15
2.1.2 MAX+PLUSⅡ软件版本 15
2.1.3 MAX+PLUSⅡ的安装 15
2.1.4 第一次运行MAX+PLUSⅡ 15
2.2 MAX+PLUSⅡ软件的认识 16
2.2.1 启动MAX+PLUSⅡ 16
2.2.2 MAX+PLUSⅡ的管理器 16
2.2.3 使用MAX+PLUSⅡ开发可编程逻辑器件的基本步骤 17
2.3 设计输入 18
2.3.1 图形设计输入 18
2.3.2 文本设计输入方法 19
2.3.3 创建顶层设计文件 19
2.3.4 层次显示 19
2.3.5 编辑用户库 19
2.4 设计项目的编辑 19
2.4.1 编译前的准备 20
2.4.2 运行编译器 21
2.5 模拟仿真和定时分析 21
2.6 器件编程 25
第三章 计价器的设计 28
3.1功能要求 28
3.2 计价电路的设计 28
3.3 设计价格累加单元 29
3.4显示电路的设计 34
3.5下载实验 36
3.6 组合逻辑电路的冒险现象 37
3.6.1 竞争冒险产生的条件和原因 37
3.6.2 解决竞争冒险的方法 37
结 论 39
参考文献 40
附录 41
致 谢 42
第一章 可编程逻辑器件的发展与现状1.1 可编程逻辑器件和EDA技术的发展概况自20世纪60年代以来,数字集成电路已经历了从SSI、MSI到LSI、VLSI的发展过程。20世纪70年代初以1K位存储器为标志的大规模集成电路(LSI)问世以后,微电子技术得到迅猛发展,集成电路的集成规棋几乎以平均每1—2年翻一番的惊人速度迅速增长。集成技术的发展也大大促进了电子设计自动化(EDA)技术的进步,20世纪90年代以后,由于新的EDA工具不断出现,使设计者可以直接设计出系统所需要的专用集成电路,从而给电子系统设计带来了革命性的变化。过去传统的系统设计方法是采用SSI、MSI标准通用器件和其它元件对电路板进行设计,由于一个复杂电子系统所需要的元件往往种类和数量都很多,连线也很复杂,因而所设计的系统体积大、功耗大、可靠性差。先进的EDA技术使传统的“自下而上”的设计方法,变为一种新的“自顶向下”的设计方法,设计者可以利用计算机对系统进行方案设计和功能划分,系统的关键电路可以采用一片或几片专用集成电路(ASIC)来实现,因而使系统的体积、重量减小,功耗降低,而且具有高性能、高可靠性和保密性好等优点。
专用集成电路(ASIC—Application Specific Integrated Circuit)是指专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路,它可以将某些专用电路或电子系统设计在一个芯片上,构成单片集成系统。ASIC可分为数字ASIC和模拟ASIC,数字ASIC又分为全定制和半定制两种。
全定制ASIC芯片的各层(掩膜)都是按持定电路功能专门制造的。设计人员从晶体管的版图尺寸、位置和互连线开始设计,以达到芯片面积利用率高、速度快、功耗低的最优性能,但其设计制作费用高,周期长,因此只适用于批量较大的产品。
半定制是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成品率。目前半定制ASIC主要有门阵列、标准单元和可编程逻辑器件三种。
门阵列(Gate Array)是一种预先制造好的硅阵列(称母片),内部包括几种基本逻辑门、触发器等,芯片中留有一定的连线区。用户根据所需要的功能设计电路,确定连线方式,然后再交生产厂家布线。
标准单元(Standard Cell)是厂家将预先配置好、经过测试.具有一定功能的逻辑块作为标准单元存储在数据库中,设计人员在电路设计完成之后,利用CAD工具在版图一级完成与电路一一对应的最终设计。和门阵列相比,标准单元设计灵活、功能强,但设计和制造周期较长,开发费用也比较高。
可编程逻辑器件(PLD—Programmable Logic)是ASIC的一个重要分支。与上述两种半定制电路不同,PLD是厂家作为一种通用型器件生产的半定制电路,用户可以通过,对器件编程使之实现所需要的逻辑功能。PLD是
文档评论(0)