.微机原理--第八章-中断系统.pptVIP

一、什么是中断 二、中断源及其中断优先权 三、中断请求与中断屏蔽 四、中断服务程序 五、中断隐操作和中断向量 六、断点和中断现场 七、硬件中断和软件中断 可屏蔽中断 由INTR引脚引起的中断，称可屏蔽中断。 CPU是否响应INTR引脚上的中断请求取决于IF标志： IF=1，CPU响应INTR引脚上的中断请求 IF=0，CPU不响应INTR引脚上的中断请求 即当IF=0时，将INTR引脚上的中断申请屏蔽。 优先级 高 低 内部中断 ( 除零，INT n，断点，INTO指令 ) 非屏蔽中断 可屏蔽中断 低 内部中断( 单步 ) 当中断源产生中断申请后，不论是内中断、非屏蔽中断， 还是可屏蔽中断，只要满足响应条件，在执行完当前指令后， CPU内部硬件会自动完成下列响应中断的过程： 分两步: (1)处理外设中断申请，决定是否向CPU发中断申请信号。 (2)若发中断申请信号，且CPU响应，则在CPU中断响应周期送出中断类型号。 一、中断向量的保存、设置和恢复 二、软中断程序设计 三、可屏蔽硬中断程序设计 0 0 1 0 0 0 0 0 ISR 当前 中断 服务 寄存器 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 PR 优先级 裁决器 IRR 中断 申请 寄存器 1 0 0 0 0 0 0 1 ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制 OCW1 中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发EOI OCW3 特殊屏蔽设置 1 0 0 1 0 1 0 0 IOR IOW 总线 数 据 线 D0 ~ D7 INTA A0 片 选 译 码 A5 ~ A9 CS A0 RD WR INTA INT D0 ~ D7 INTR 0 1 8259A在接收到第一个INTA中断响应信号后： ① 将 ISR 中相应位置1，表示 CPU 响应此级中断，执行此中断源的中断子程。 ② 把 IRR 中对应的位清0，清除IRR中锁存的中断申请信号。 0 0 1 0 0 0 0 0 ISR 当前 中断 服务 寄存器 IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 PR 优先级 裁决器 IRR 中断 申请 寄存器 1 0 0 0 0 0 0 1 ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制 OCW1 中断屏蔽寄存器 IMR 0 0 OCW2 优先级、发EOI OCW3 特殊屏蔽设置 1 0 0 1 0 1 0 0 IOR IOW 总线 数 据 线 D0 ~ D7 INTA A0 片 选 译 码 A5 ~ A9 CS A0 RD WR INTA INT D0 ~ D7 INTR 0 1 8259A在接收到第二个INTA中断响应信号后： 通过数据线，将被响应申请的中断类型号送给CPU。类型号由ICW2提供，在初始化8259A时已设定好。 CPU获得中断类型号后，进入CPU响应中断的过程,执行中断子程，处理中断源申请的功能。 1.8259A的初始化编程 2.8259A的工作方式编程 (1) 设置中断屏蔽字 (2) 发中断结束命令EOI 7.3.6 8259A的编程 1 × I3 I4 ICW1 芯片控制 ICW2 中断类型号 ICW3 主从片关系 ICW4 方式控制 处理部分 控制部分 0 0 0 0 0 0 0 0 ISR 当前 中断 服务 寄存器 PR 优先级 裁决器 IRR 中断申请 寄存器 0 0 0 0 0 0 0 0 中断屏蔽寄存器 IMR OCW2 1 0 0 1 0 1 0 0 0 0 0 1 OCW3 OCW1 8259A中断控制器 8259A内部有9个可读写的寄存器: 4个初始化命令寄存器: ICW1、ICW2 、ICW3、ICW4 3个操作命令寄存器 OCW1（IMR）OCW2、OCW3 当前中断服务寄存器 ISR 中断申请寄存器 IRR 8259A有两个I/O端口地址 A0=0 偶地址端