原创力文档- 1、本文档共31页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第10章 VHDL基本语句课件
10.1 顺序语句
10.2 VHDL并行语句
10.3 属性描述与定义语句;10.1 顺序语句;一、赋值语句;选择值[ | 选择值];ENTITY mux41 IS
PORT ( s4 , s3 , s2 , s1 : IN STD_LOGIC ;
z4 , z3 , z2 , z1 : OUT STD_LOGIC ) ;
END mux41 ;; z1= ‘ 0 ’ ; z2= ‘ 0 ‘ ; z3= ‘ 0 ’ ; z4= ‘ 0 ’ ; - -输入初始值
CASE sel IS
WHEN 0 = z1 = ‘1’ ; - -当sel=0 时选中
WHEN 1|3 = z2 = ‘1’ ; - -当 sel为1或3时选中
WHEN 4 To 7 | 2 = z3= ‘1’ ; - -当 sel为2、4、5、6或7时选中
WHEN OTHERS = z4 = ‘1’ ; - -当sel为8~15中任一值时选中
END CASE ;
END PROCESS ;
END activ ;;CASE value IS
WHEN 0 = out = ‘1 ’ ; - - value2~15的值未包括进去
WHEN 1 = out = ‘ 0 ’ ;
END CASE
. . .
CASE value IS
WHEN 0 TO 10 = out 1= ‘ 1 ’ ; - -选择值中5~10的值有重叠
WHEN 5 TO 15 = out 1= ‘ 0 ’ ;
END CASE ; ;ENTITY alu IS
PORT ( a , b : IN STD_LOGIC_VECTOR ( 7 DOWNTO 0 ) ;
opcode : IN STD_LOGIC_VECTOR ( 1 DOWNTO 0 ) ;
result : OUT STD_LOGIC_VECTOR ( 7 DOWNTO 0 ) );
END alu ;; IF ( a = b ) THEN result = x “01” ;
ELSE result = x “00” ;
END IF ;
WHEN not_equal = - - a 、b不相等
IF ( a /= b ) THEN result = x “01” ;
ELSE result = x”00” ;
END IF ;
END CASE ;
END PROCESS ;
END behave ; ;L 2 : LOOP
a := a +1 ;
EXIT L 2 WHEN a 10 ;
END LOOP L2 ; - -当a大于10时跳出循环
. . . ;ARCHITECTURE opt OF p_check IS
SIGNAL tmp : STD_LOGIC ;
BEGIN
PROCESS (a )
BEGIN
tmp = ‘0 ’ ;
FOR n IN 0 TO 7 LOOP
tmp = tmp XOR a (n) ;
END LOOP ;
Y = tmp ;
END PROCESS ;
END opt ;;五、NEXT语句; . . .
L_x : FOR cnt_value IN 1 TO 8 LOOP
s1 ： a ( cnt_value ) := ‘0’ ;
文档评论（0）