ASIC的版图设计方法.PPT

* 浙大微电子 漏电保护器ASIC芯片(0.5um)硕士生付文、范镇淇（2006-2011） */52 * 浙大微电子 优化设计（2.2 → 0.72 mm2） 工艺改进（0.6um – 0.5um） 管子宽长比的优化（最小尺寸） 算法的优化（计数器的复用） 逻辑单元的优化（DFF 从22只管子 → 16只管子） 1.8mm 1.2mm 0.9mm 0.8mm 增加了四项功能 1、有无延时可选 2、延时类型可选 3、ESD保护 4、抗空间辐照(EMC) */52 * 浙大微电子 “浙大绿芯1号” ZDLX-1H 节能芯片硕士生彭成（2008.9-2011.3） 0.73mm*0.62mm，面积为0.453mm2 */52 * 浙大微电子 应用电路的设计 整流电路 降压电路 滤波电路 稳压电路 */52 * 浙大微电子 EMC试验、寿命试验、高低温、噪声 EMI (10KHz 以上时) EMS 浪涌（雷电）（2KV, 4KV） 快变脉冲群（振铃） 空间辐照（辐射）（100MHz – 1GHz） 静电ESD（接触式、非接触式，4KV, 8KV） 寿命实验（10万次以上） 高低温实验（-40°C – 85°C） 噪声实验（25dB以下） */52 * 浙大微电子 高压荧光灯驱动电路(650V)硕士生刘剑（2001.9-2004.3） */52 * 浙大微电子 电子镇流器驱动电路（600V）硕士生姚云龙（2000.9-2003.3） */52 * 浙大微电子 功率因数调整器（Bipolar）硕士生詹桦（2000.9-2003.3） */52 * 浙大微电子 电子钟电路（铝栅工艺） */52 * 浙大微电子 通信链路保护芯片(双向SCR)硕士生王泽（2003.9-2006.3） */52 * 浙大微电子 65nm 高精度ΣΔDAC直博生王昊（2010.9- ） */52 * 浙大微电子 65nm 高精度ΣΔADC硕士生梁国（2009.9-2012 .3） RAM (256*24) ROM (128*24) */52 * 浙大微电子 65nm 2.4GHz，6GHz 小数分频 PLL硕士生梁筱、杨伟伟（2009.9-2012.3） */52 * 浙大微电子 MPWMulti-Purpose Wafer */52 * 浙大微电子 二、半定制设计方法（标准单元法）Semi-Custom Design Approach 标准单元法也叫库单元法，用在数字IC设计中。 先将IC设计中可能会遇到的所有基本逻辑单元(包括I/O单元)的版图用全定制的方法设计好后存入库中 按照最佳设计原则(速度、面积) 遵照一定的外形尺寸约束 实际设计ASIC时 从单元库中调出所要的单元版图 按照一定的拼接规则拼接 留出平行且宽度可调的布线通道（水平与垂直走线分层） */52 * 浙大微电子 标准单元法中“等高不等宽”原则 基本逻辑单元的逻辑功能和驱动能力不同, 其版图面积也不同 单元版图设计必须满足一个约束条件 在某一个方向上它们的尺寸必须是完全一致的： 宽度可以不一, 但高度却必须完全相等 这就是所谓的“等高不等宽”原则 这一原则是标准单元设计法得以实施的根本保证 既保证了器件的多元化，又保证了走线通道的规则化 */52 * 浙大微电子 标准单元版图布局 PAD Channel Cell */52 * 浙大微电子 带内波纹抽取/插值滤波器(0.18um)硕士生陈磊、蔡友（2005.9-2007.7） 1P6M */52 * 浙大微电子 标准单元法的特点 布线通道 当两排元件之间的连线较少时, 布线通道就窄些, 以减少面积浪费; 当两排元件之间的连线较多时, 布线通道就宽些, 以保证布通率 I/O压焊块 四周I/O压焊块的个数可根据实际需要安置 面积或受CORE限制，或受I/O个数限制 逻辑单元 同一种功能的逻辑门，可有不同的版图尺寸（宽度），用户可根据对驱动能力的不同需求调用不同宽度的单元 */52 * 浙大微电子 标准单元法中的单元库和库单元 标准单元法中一个很重要的工作是建 库, 繁复的建库工作需要大量人力和时间的投入 每一种逻辑功能需要相应的库单元与之对应, 但同一种逻辑的单元也会因为驱动能力的不同而有不同的型号和不同的版图面积 单元库中的每个库单元都有三种描述形式: 单元的逻辑符号(以L表征) 单元的拓扑版图(以O表征) 单元的掩膜版图(以A表征) */52 * 浙大微电子 逻辑“非门” （倒相器）的逻辑符号、拓扑版图、掩膜版图 */52 * 浙大微电子 库单元三种描述方式的意义 单元的逻辑符号用以建立逻辑图 单元的拓扑版图描述单元版图的外形尺寸、输