计算机中常用组合逻辑电路课件.ppt

计算机中常用组合逻辑电路;1）半加器;2）全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;奔楔叶亨耶粒于靖揖树邑蛾门绵锋呕嘱媒罢斡扦诚涡铭意姻庭沂担峭拓毛计算机中常用组合逻辑电路课件计算机中常用组合逻辑电路课件;进位生成项;4位超前进位加法器递推公式;超前进位发生器;集成二进制4位超前进位加法器芯片;加法器的级连;3 ）加法器的应用举例;二-十进制加法器;1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1;比较原理;1、一位比较器;(Ai=Bi);2、四位比较器;≥1;A3;四位数值比较器真值表;尉劳狠糙苇吵轿群攫殴乾构田龋往皇柿兴没葫扒怕千伎蔬裤霄泡伯紊堡翼计算机中常用组合逻辑电路课件计算机中常用组合逻辑电路课件; 八位二进制数比较时，若高四位相等，就得看低四位比较结果。 用两片74LS85比较八位数时，高四位的输出就是八位数比较结果的输出。 低四位片输出接到高四位片的级联输入，从而高四位相等时，高四位的输出取决于级联输入—低四位的比较结果。;A3;AH BH;三、译码器和编码器; 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。;1）二进制译码器;0;真值表;A;A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　时，译码器处于禁止状态。;例：用3-8线译码器74138和适当的与非门实现全减器;A;例2：74LS138的级联;……;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表 （高电平有效）;逻辑表达式;A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9;集成8421 BCD码译码器74LS42;3）显示译码器;显示译码器真值表;七段数字显??译码器74LS48引脚排列图;功能表;辅助端功能;用74LS48驱动共阴极数码管;数码显示电路的显示系统;2、编码器;二-十进制编码器;逻辑表达式;2）8421 BCD码优先编码器;逻辑表达式;逻辑图;集成10线-4线优先编码器;二进制优先编码器;ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。;集成3位二进制优先编码器74LS148的真值表;集成3位二进制优先编码器74LS148的级联;四、多路选择器（数据分配器）;四路 选择器;电路图;真值表;典型芯片;集成双4选1数据选择器74LS153;集成8选1数据选择器74LS151;逻辑符号;74LS151的真值表;数据选择器的扩展;数据选择器的应用;基本步骤;求Di;画连线图;求Di的方法;求Di的方法;用数据选择器实现函数：;④画连线图;例7.8用MUX实现以下逻辑函数的功能; 0 0 1 1 0 1 1 0 ;方案二：采用4路MUX来实现;例：用4路MUX实现4变量逻辑函数的功能;多路分配器（数据分配器）;1路-4路数据分配器;逻辑图;数据分配器的应用;数据分配器和数据选择器一起构成数据分时传送系统;例：