第2章 80c51单片微机的基本结构 061.12.ppt

第二章 80C51单片微机的基本结构 2.1 80C51单片微机的内部结构 2.2 80C51单片微机的引脚及其功能 2.3 80C51 CPU的结构和特点 ALU有两个输出: ⑴ 数据经过运算后，其结果又通过内部总线送回到累加器中； ⑵ 数据运算后产生的标志位输出至程序状态字 PSW。 对于MUL乘法，当A、B两个乘数的积超过255时OV置位；否则，OV＝0。若OV＝0时，只需从A寄存器中取积。 对于DIV除法，若除数为0时，OV=1；否则，OV=0。 ●振荡器的工作频率一般在1.2～12 MHz之间，有些单片微机的频率范围高端可达40 MHz，低端可达0Hz。 ●在由多片单片微机组成的系统中，为了各单片微机之间时钟信号的同步，应当引入唯一的公用外部脉冲信号作为各单片微机的振荡脉冲。 （4）????? 指令周期 执行一条指令所需要的时间称为指令周期。它是最大的时序定时单位。80C51的指令周期根据指令的不同，可包含有1、2、3、4个机器周期。 2.4 存储器结构和地址空间 2.4.l 程序存储器 2.5 并行输入/输出端口 2.5.1 P0口 2.6 布尔（位）处理器 2.7 80C51单片微机的工作方式  2.7.1 复位方式 2.7.3 低功耗工作方式 图2–2 80C51/80C52的封装及逻辑图 图2–3 非总线型单片微机引脚示意图  图2–4 指令寄存器和指令译码器  图2–5 算术逻辑运算单元ALU  图2–6 80C51单片微机的时钟电路  图2–7 振荡器的结构和振荡电路原理 图2–8 80C51单片微机指令时序  图2–9 80C51单片微机存储器映象图  图2–10 片内数据存储器各部分地址空间分布图 图2－11 P0口位结构原理图 图2–12 P1口位结构原理图  图2－13 P2口位结构原理图 图2–14 P3口位结构原理图 图2–15 复位电路结构图 图2–16 复位电路 图2–17 80C51单片微机低功耗方式的内部结构  图2–18 89C51的闪速存储器编程和校验  表2–1 工作寄存器组 表2–2 字节地址和位地址的关系  表2–3 特殊功能寄存器SFR的名称和地址  表2–4 特殊功能寄存器(SFR)的位地址  表2－5 80C51并行I/O接口的异同  表2–6 特殊功能寄存器SFR的复位状态  表2–7 待机和掉电保护方式时引脚状态 表2–8 89C51闪速存储器的编程方式  18H～1FH 3组 1 1 10H～17H 2组 0 1 08H～0FH 1组 1 0 00H～07H 0组 0 0 寄存器R0～R7地址 组号 RS0 RS1 ⑶ 在无外接程序存储器而有片外数据存储器的系统中，P2口使用可分为两种情况： 若片外数据存储器的容量＜256 B：可使用“MOVX A，＠Ri”及“MOVX ＠Ri，A”类指令访问片外数据存储器，这时P2口不输出地址，P2口仍可作为I/O口使用； 若片外数据存储器的容量256 B：这时使用“MOVX A，＠DPTR”及“MOVX＠DPTR，A”类指令访问片外数据存储器，P2口需输出高8位地址。在片外数据存储器读、写选通期间，P2口引脚上锁存高8位地址信息，但是在选通结束后，P2口内原来锁存的内容又重新出现在引脚上。 使用“MOVX A，＠Ri”及“MOVX ＠Ri，A”类访问指令时，高位地址通过程序设定，只利用P1、P3甚至P2口中的某几根口线送高位地址，从而保留P2口的全部或部分口线作I/O口用。 2.5.4 P3口 多功能的8位口，字节访问地址为B0H，位访问地址为B0H～B7H。 ⒈ 位结构与工作原理 P3口的位结构原理如图2－14所示。 ?? 与非门有两个输入端：一个为口输出锁存器的Q端，另一个为替代功能的控制输出。与非门的输出端控制输出FET管Q0。 ??有两个输入缓冲器，替代输入功能取自第一个缓冲器的输出端；I/O口的通用输入信号取自第二个缓冲器的输出端。 输出工作过程： ?? 当替代输出功能B点置1时，输出锁存器的输出可以顺利通到引脚P3．i。其工作状况与P1口相类似。这时P3口的工作状态为I/O口，显然此时该口具有准双向口的性质。 ? 当输出锁存器的输出置1时，替代输出功能可以顺利通到引脚P3．i。 若替代输出为0时，因与非门的C点已置l，现B点为0，故与非门的输出为l，使Q0导通，从而使A点也为0。若替代输出为1时，与非门的输出为0，Q0截止，从而使A点也为高电平。这时P3口的工作状态处于替代输出功