用有限元求导法计算vlsi中工艺变化的互连线寄生电容 computation of interconnects parasitic capacitance in vlsi using finite element derivative method.pdfVIP

第27卷第3期 电工电能新技术 V01．27，No．3 2008年7月 Advanced of and 2008 TechnologyElectricalEngineeringEne啊 July 用有限元求导法计算VLSI中工艺变化的互连线寄生电容 屈 慧1，任卓翔2，孔 力1 (1．中国科学院电工研究所，北京100190；2．Mentor 9513l，USA) GmphicsCorpomtion，S粕Jose，cA 摘要：集成电路发展到当前纳米级的工艺水平，互连线的宽度已经远低于掩膜光刻工艺中所使用 的光波长，使光刻后互连线的外形与设计尺寸不一致，其中一个重要特征就是导线边角固化，这给 准确提取互连线的寄生参数带来了困难。本文运用有限元求导的方法，求出互连线寄生电容对于 其边角尺寸的敏感度，为设计后期电容的准确提取和分析提供支持。算例表明，这种方法计算出 的电容完全满足工程上的精度要求，可以成为集成电路设计的一个辅助工具。 关键词：VLSI；互连寄生参数；敏感度；工艺变化 中图分类号：1M7 文献标识码：A 文章编号：1003—3076(2008)03．0040．04 ’ 65nm及45nm工艺的性能校验可能带来严重后果。 l 背景 IC(Inte删edC洳uit集成电路)的特征尺寸不断 缩小，互连线的层数越来越多，多达十多层，互连线 的总长也越来越长，相互间的距离越来越小，导线也 由扁宽变得窄高，这使得互连线的寄生参数(寄生电 阻、电容、电感)对Ic性能(串扰、噪声、延迟及信号 完整性)的影响日益明显，对电路性能的影响逐渐超 过晶体管，准确提取互连线的寄生参数成为人们关 注的一个热点…。而当前工艺又使得导线外形偏离 设计尺寸，一是掩膜光刻工艺所用光波波长是 193nm，目前工艺是65nm已经大范围生产，45nm也 图l互连线光刻后的形状 已经做出，远远小于所用光波波长，为了让光刻后的 最外面边框是光学校正用的尺寸 尺寸与设计尺寸保持一致，工艺上采取了OPC “tho，etched li驰88re0Pc Fig．1 p豳le(outside diIIIemion) co玎ection光学近似校正)及PSM (opticalpmxiIIlity rl粥king相偏移光罩)，但即使校正后，光 RongJiang等人用统计学方法，把导体表面外形 (ph蹴shift 刻后的导线外形还是与设计尺寸有一定的偏差(如 尺寸取为随机变量，求出寄生电容的概率分布，适用 zhou等人则是在 图1)，可以看出校正后最大的变化就是所有的拐角 于电路性能的统计学分析心1；YiIlg 都变成了近似的圆弧，线宽也不再准确；二是反应离 寄生电容模型库建立时，先用光刻模拟得出要计算 子刻蚀使导线横断面不再是矩形，变成了梯形；三是 的互连结构光刻后的形状参数，然后用这个仿真结 CMP(chefrIicalⅡ脱h矾ical 构进行计算¨】，但建模时就用光刻后的尺寸必然大 pl彻撕zati蚰化学机械抛光) 过程在导线密度不同的地方导线被抛去的多少不 量增加结构的复杂度，给剖分和场的计算增加时间 同。然而