基于FPGA的四路抢答器设计.docVIP

摘 要 本文介绍了以FPGA为基础的四路抢答器的设计，此次设计是一个有4组抢答输入，并具有抢答计时控制，按键消抖以及积分显示等功能的通用型抢答器。主持人有4个按键控制，可以进行开始抢答，对各抢答小组成绩进行相应加减操作以及所有积分重置。此次设计程序使用verilog语言编写，并且使用modelsim进行相关仿真，最后在FPGA开发板上烧录程序进行实际操作演示实现了相应功能，达到了此次设计的目的。本设计采用FPGA来做增强了时序控制的灵活性，同时由于FPGA的IO端口资源丰富，可以再本设计基础上稍加修改可以重复设计出具有多组输入的抢答器。 关键字：按键消抖；显示；仿真；四路抢答； Abstract In this paper, the design of four channel responder based on FPGA is proposed. The design contains four channel input, and also it has timing function, button-stop-shaking function, score display function. And the result of the design is a universal responder. The host has four buttons to control, in order to start response, add or sub the scores for each group and clear all group scores. The design program uses verilog language to write software. And modelsim is used to simulate the function on computer. At last the actual design results are demonstrated on the FPGA development board, and the functions are well veified. The result achieves the purpose of the design. The design uses FPGA to enhance the flexibility of timing control. At the same time because of IO port resoures in FPGA are much rich, if you want to design more channels responder, you just only repeat design on the basic of the design which is slightly modified. Keywords: button-stop-shaking; display; simulate; four channel responder; 目 录 1 引言 4 2 FPGA原理及其相关工具软件的介绍 5 2.1 FPGA开发过程与应用 5 2.1.1 FPGA发展历程及现状 5 2.1.2 FPGA工作原理 6 2.1.3 FPGA开发流程 6 2.2 Quartus II软件 7 2.3 Simulink软件 8 2.3.1 代码仿真 8 2.3.2 门级仿真和时序仿真 9 3 实验步骤及仿真调试结果 9 3.1 功能描述及设计架构 9 3.2 抢答器程序流程图和各模块软件代码分析 10 3.2.1 抢答器程序结构及主程序流程图 10 3.2.2 主控制及按键输入模块 12 3.2.3 计时模块 14 3.2.4 BCD显示模块 14 3.3 顶层模块连线及开发板硬件配置 15 3.4 modelsim仿真 19 4 结论 21 谢 辞 22 参考文献 23 引言 随着电子技术的发展，现在的抢答器功能越来越强，可靠性和准确性也越来越高。能够实现抢答器功能的方式有多种，可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式，但这种方式制作过程复杂，而且准确性与可靠性不高，成品面积大。 对于目前抢答器的功能描述，如涵盖抢答器、抢答限时、选手答题计时及犯规组号抢答器具有抢答自锁，灯光指示、暂停复位、电子音乐报声、自动定时等功能，还有工作模式的切换和时间设定，对于这些，随着科学技术的发展，肯定还要得到进一步的改进。一般都要趋向于智能化。 在各类竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一名选手先答题，必须要有一个系统来完成这个任务。如果在抢答过