数字电子技术基础 ch7-1.pptVIP

1. CMOS三态输出门电路 1. CMOS三态输出门电路 1. CMOS三态输出门电路 CD 段： TN、TP 均工作在饱和区 2. 电压传输特性和电流传输特性 iD +VDD + vI - vO TN TP A B VTN VDD VTH 0 vO /V vI /V 电压传输特性 C D 7.1.2 CMOS 反相器 2. 电压传输特性和电流传输特性 iD +VDD + vI - vO TN TP A B VTN VDD 0 vO /V vI /V 电压传输特性 C D DE、EF 段： E F 7.1.2 CMOS 反相器 iD +VDD + vI - vO TN TP A B C D E F 0 iD / mA vI / V VTH A B C D E F VDD VTH 0 vO / V vI / V 电压传输特性 电流传输特性 AB、EF 段： TN、TP总有一个为截止状态，故 iD ? 0 。 CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。 阈值电压： VTH = 0.5 VDD （VDD = 3 ~ 18 V） 电流传输特性 7.1.2 CMOS 反相器 (1)CMOS反相器静态功耗近似等于0 A B C D E F 0 iD / mA vI / V VTH A B C D E F VDD VTH 0 vO / V vI / V 电压传输特性 电流传输特性 动态功耗随状态转换的次数增加 CMOS 反相器的特点 7.1.2 CMOS 反相器 7.1.2 CMOS 反相器 3. 输入、输出逻辑电平 (a)输入逻辑电平 输入低电平范围 无定义区 输入高电平范围 输入高电平的下限值 。 各种集成门电路都规定了 输入低电平的上限值 CMOS反相器输入高、低电平值也允许有一个波动范围。 输出高电平范围 输出低电平范围 无定义区 VDD VIH(min) VIL(max) VOL(max) VOH(min) VDD 7.1.2 CMOS 反相器 3. 输入、输出逻辑电平 (b) 输出逻辑电平 CMOS反相器输出高、低电平值也允许有一个波动范围。 输出高电平值有一个下限值 VOH(min) 输出低电平值有一个上限值 VOL(max) 7.1.2 CMOS 反相器 4. 输出特性 ⑴低电平输出特性 低电平输出等效电路 当?I足够大时，TN管导通电阻Ron越小。 当?I越小，Ron越大，则VOL也越高。 低电平输出时，负载电流 IOL从负载流 向TN管，此时带灌电流负载。 VOL=Ron IOL 为保证电路正常工作，数字集成电路规定了在一定IOL条件下，输出低电平的上限值VOL（max) 7.1.2 CMOS 反相器 4. 输出特性 (2)高电平输出特性 高电平输出时，负载电流 IOL从负载流 出TN管，此时带拉电流负载。 随着拉电流IOH的增加，VOH下降。 为保证逻辑门电路正常工作，数字集成 电路给出了不同IOH条件下，输出高电 平的下限值VOH（min)。 高电平输出等效电路 5. 工作速度 在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns。 带电容负载 输出从低电平 跳变为高电平 输出从高电平 跳变为低电平 7.1.2 CMOS 反相器 7.1.3 CMOS与非门和或非门电路 A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 1 1 0 与非门 1. 与非门电路 vA +VDD +10V T P1 T N1 T P2 T N2 A B L vB vL 0 0 1 0 0 1 1 1 Y = (a)电路结构 (b)工作原理 VTN = 2 V VTP = - 2 V 0V 10V A B 或非门 2. 或非门电路 +VDD +10V T P1 T N1 T N2 T P2 A B L A B TN1 TP1 TN2 TP2 L 0 0 0 1 1 0 1 1 截止 导通 截止 导通 导通 导通 导通 截止 截止 导通 截止 截止 截止 截止 导通 导通 1 0 0 0 0 0 1 0 0 1 1 1 0V 10V VTN = 2 V VTP = - 2 V 7.1.3 CMOS与非门和或非门电路