数字逻辑电路与系统设计_蒋立平主编_第6章_时序逻辑功能器件.ppt

数字逻辑电路与系统设计_蒋立平主编_第6章_时序逻辑功能器件.ppt

  1. 1、本文档共122页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字逻辑电路与系统设计_蒋立平主编_第6章_时序逻辑功能器件

② 求左移串行输入信号DSL 00 01 11 10 00 01 11 10 Q0Q1 Q2Q3 0 1 1 1 0 × × × × × × × × × × × F=Q0n+Q3n=Q0n Q3n=DSL 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSL C4 1→/2← 1 0 } M 0 3 SA SB CLK SRG4 74194 0 1 1 输出 6.2.4移位寄存器型计数器 移位寄存器型计数器,是指在移位寄存器的基础上加反馈电路而构成的具有特殊编码的同步计数器. 移位寄存器型计数器的状态转移符合移位寄存器的规 律,即除去第一级外,其余各级满足: Qi =Qi-1 n+1 n 移位寄存器型计数器框图 1D C1 Q F0 CP 1D C1 Q F1 1D C1 Q Fn-1 反馈逻辑电路 1. 环形计数器 (1) 电路组成 1D C1 Q F0 CP 1D C1 Q F1 1D C1 Q F3 1D C1 Q F2 (以四位环形计数器为例) 特点: 将串行输出端 和串行输入端 相连. (2)环形计数器状态图 1110 0111 1101 1011 1100 0110 1001 0011 1000 0100 0001 0010 0101 1010 0000 1111 有效循环 无效循环 (3) 实现自启动的方法 ① 可利用触发器的置位 和复位端,将电路初 始状态预置成有效循 环中的某一状态; ② 重新设计反馈电路, 使电路具有自启动 特性。设计方法如 下: a. 列表确定反馈函数f; Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 f 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 n+1 n+1 n+1 n+1 n n n n b. 作反馈函数f 的卡诺图,求f 的最简表达式; 00 01 11 10 00 01 11 10 Q0Q1 Q2Q3 1 1 f=Q0Q1Q2 c. 画逻辑图 1D C1 Q F0 CP 1D C1 Q F1 1D C1 Q F3 1D C1 Q F2 Q Q Q Q f (4) 用MSI构成的能自启动环形计数器 如输出均为0,则通过 DSR移入1,进入有效 循环;否则经过移位, 总会将1移到Q3处,电路

文档评论(0)

dajuhyy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档